请教：allegro VIA及焊盘制作

在allegro中制作VIA的时候，只有begin layer   default internal layer  和 end layer
但是从网上下多层板里，每个VIA又都包含了 POWER  GND 甚至是其他信号层的定义。

VIA中这些POWER GND  甚至信号层的定义，是应该在一开始就定义的吗？如果是这样，通用性岂不是很差？

如果不是，而是将只包含begin  internal  end的VIA加进去之后，再修改的话，又是如何修改的呢？是在padstack处修改吗？


allegro 菜鸟，不懂allegro开发的基本步骤，请大侠指教。

这个让@forgot回答啊

如果不定义vcc gnd，internal 层就是默认的，其他层都是用这个的。

你可以直接把gnd vcc层删掉就可以的，

梅花望青竹 发表于 2013-6-10 00:37
如果不定义vcc gnd，internal 层就是默认的，其他层都是用这个的。

感谢啊

梅花望青竹 发表于 2013-6-10 00:38
你可以直接把gnd vcc层删掉就可以的，

小梅，水平很高啊

感谢梅版的回答

GoldSunMonkey 发表于 2013-6-11 21:16
小梅，水平很高啊

跟猴哥比差远了的 哈哈

FangTT 发表于 2013-6-11 21:40
感谢梅版的回答

不客气，要多多来支持的。:lol

梅花望青竹 发表于 2013-6-16 00:34
跟猴哥比差远了的 哈哈

不分伯仲

梅花望青竹 发表于 2013-6-16 00:34
不客气，要多多来支持的。

:)

GoldSunMonkey 发表于 2013-6-16 15:19
不分伯仲

比不上猴哥的。呵呵