DDR上Mclk走线是否要屏蔽

如图中，CLK为并排555走线，400M，4层板，是否需要用地屏蔽？

不需要的~~

所以考虑走在地层或包地。。。 现在加屏蔽不现实，改clk频率风险大。

rt

线宽线距都是5

现在的主要问题是能不能用地包围，走在地层的原因也是大体如此，但是原厂demo在这块是不包地的。<br /><br />前期系统经常死机，不少人怀疑是线路问题，后来虽确定是其他问题，但改这里很需要考虑风险。<br /><br />所以，哪位大虾来说说这高频的dd能不能包地啊。。。。<br /><br />qupeng2008：您的意思是可以包地的？那同地的距离怎样？5mil？&nbsp;

俺觉得走在地层最好了

可以包&nbsp;也可以不包&nbsp;EMI不过应该不是你这个CLK的问题&nbsp;不过你可以做个试验看看问题是否处在这里&nbsp;降低点时钟的边沿速度&nbsp;在上面并上一个2个小电容看看EMI效果&nbsp;如果还是过不了&nbsp;那就肯定不是CLK的问题啦