语言符号 NOT ~ !

&nbsp;&nbsp;请教:<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;VERILOG&nbsp;&nbsp;:&nbsp;有&nbsp;~&nbsp;(按位取反)和&nbsp;!(逻辑非)<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;VHDL&nbsp;&nbsp;:&nbsp;只有一个&nbsp;&nbsp;NOT&nbsp;<br />那么&nbsp;在VHDL中,,,怎么区分&nbsp;按位取反&nbsp;和&nbsp;逻辑非&nbsp;&nbsp;(对于&nbsp;STD_LOGIC_VECTOR&nbsp;型)&nbsp;???<br />谢谢<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;

对于一位信息&nbsp;not&nbsp;就是逻辑非。<br />对于多位信息，not就是按位取反。

VHDL&nbsp;对于多位信息,逻辑非怎么表示?