求助一段C语言代码，将其变成VHDL/verilog语言

C代码如下：
for (i = 0; i <= ksize; i++) {
x = i - ksize;
kernel[i] = exp(- x * x / sigma);
sum += kernel[i];
}
其中这里的ksize是整型常数，sigma是浮点型常数。i是整型数据，其余x、kernel、sum都是浮点型数据，最后的表达式求的是sum。
请教怎么写成VHDL/verilog语言？

求exp估计要用ip

zhaojingzb 发表于 2014-3-17 11:33
求exp估计要用ip

用IP核是肯定需要的，我先问问，因为ksize是经过计算得到的32bit变量，所以kernel就有2的32次方个，每一个kernel又是32bit的变量，这样的情况怎么定义？而且程序是如何实现的？

最后得到只是sum，中间值可以不需要这么多

这个有点儿难，真的不会

貌似比较复杂
得把这个C分解了来研究