VHDL怎么存储数据？？

小弟初学VHDL,在verilog里面我要存储一个8位的书的话用reg [7:0] data就行，综合结果也就是一组寄存器，在VHDL里面有没有类似的语句，看了一些代码，有的用signal data ：std_logic_vector,来存储数据，有的用bit向量来存储数据：
疑问1： signal 的综合结果是什么？ 不是跟verilog里面的wire综合出来是导线吗？
疑问2：位向量的综合结果是什么？

signal就可以。
综合结果跟定义没多大关系。
关键是有没有用时钟。

ococ 发表于 2014-9-19 14:12
signal就可以。
综合结果跟定义没多大关系。
关键是有没有用时钟。

我要在一个设计中有需要参数需要外部修改，在使用过程中可能会一直用这些参数，我怎么存储这些参数？

这些参数可以通过顶层引入。怎么存储这个也深入理解FPGA的逻辑单元你就明白了。

andous 发表于 2014-9-19 23:15
这些参数可以通过顶层引入。怎么存储这个也深入理解FPGA的逻辑单元你就明白了。 ...

我的参数可能随时改变的，这样怎么做？

呵呵，那就不叫参数了，那叫变量。