整个设计只使用一个全局时钟会有问题吗？

如题 ，只使用一个全局时钟是否有问题。

它的驱动能力够吗，会不会造成时钟延时大。大家都是怎么设计时钟的。

如果针对速度要求比较高。能否直接使用全局时钟

不会有问题，单片功耗20多瓦的芯片我都是整片只用一个时钟，速度也很高。

drentsi 发表于 2015-4-15 16:22
不会有问题，单片功耗20多瓦的芯片我都是整片只用一个时钟，速度也很高。 ...

谢谢，没什么经验，直接上项目，有点不敢确定

你的设计很复杂吗？

...

Nerd 发表于 2015-4-20 22:07
你的设计很复杂吗？

设计还是比较复杂的。主要是四个相同的模块要复制，单独一个模块量还不算大。一个AXI GP,AXI HP。一些协议解析逻辑，大块的RAM,FIFO各一个

雪夜虫子 发表于 2015-4-21 09:29
会不会造成时钟延时大
~~~~~~~~~~~~~~~
了解一下BUFG的原理。。。

谢谢，我就是担心面积太大了，就算用全局时间，BUG也会有延时，或其他影响，这个把握不了。看来还得多看看手册

pingis58 发表于 2015-4-22 08:22
设计还是比较复杂的。主要是四个相同的模块要复制，单独一个模块量还不算大。一个AXI GP,AXI HP。一些协 ...

整个设计用一个全局时钟，相对来说，时序比较稳定

pingis58 发表于 2015-4-22 08:23
谢谢，我就是担心面积太大了，就算用全局时间，BUG也会有延时，或其他影响，这个把握不了。看来还得多看 ...

你想多了。