收藏本版 |订阅

今日: 0|主题: 33204|帖子: 129354

EXHRESP怎么接,HRESP位宽不匹配
2018-9-9 17:36 0 393
built 里面是代码还是src里面是代码
2018-9-9 17:34 0 210
电压相关问题咨询,LVR以及Vbat
2018-9-9 17:32 0 223
高速memory一般用哪种
2018-9-9 17:30 0 266
boot loader放的ROM是内嵌的,还是外挂的
2018-9-9 17:28 0 301
频闪
2018-9-9 17:26 0 312
关于AXI4 WLAST的问题
2018-9-9 17:24 0 302
AXI INC类型转移
2018-9-9 17:22 0 209
处理无效的AXI地址请求
2018-9-9 17:20 0 371
AXI4中不存在WID
2018-9-9 17:18 0 186
AXI3和AXI4的区别
2018-9-9 17:16 0 194
AXI3锁定访问
2018-9-9 17:14 0 227
请解释一些与MASTER和INTERCONNECT行为有关的新ACE5信号
2018-9-9 17:12 0 393
写数据通道的握手
2018-9-9 17:10 0 215
WSTRB计算
2018-9-9 17:08 0 473
原子访问LDR / STR与LDREX / STREX
2018-9-9 17:06 0 363
AXI4主交易要求的不结盟交易(地址为WSTRB)
2018-9-9 17:04 0 207
我正在研究APB4的协议检查器VC,我必须测试写入的断言。这是否意味着我必须编写测试用例来验证我的断言?
2018-9-9 17:02 0 152
JTAG工具如何让CPU停下来?
2018-9-9 17:00 0 316
monitor debug-mode vs halting debug-mode in ARMv7 core
2018-9-9 16:58 0 348
DBGDRCR.HRQ与执行hlt指令的区别
2018-9-9 16:56 0 266
CA57中所有Core共享一个GIC CPU interface?
2018-9-9 16:54 0 460
CoreSight / ETM / CTI等等,它们之间的关系?
2018-9-9 16:52 0 347
请问如何理解Secure和Non-secure?
2018-9-9 16:50 0 370
在64bit下,C程序可以使用内联汇编吗?
2018-9-9 16:48 0 260
CA7 MPCore中如何判断Core处于Non-Secure state?
2018-9-9 16:46 0 347
"Not used" exception type on ARMv7 exception table
2018-9-9 16:44 0 227
TBVAL_INTTRIG和TBVAL_INTSCHED是什么?
2018-9-9 16:42 0 295
咨询:ARM的Fast Model的图形化编辑工具System Canvas
2018-9-9 16:40 0 408
Asynchrous External Data Abort in ARMv7
2018-9-9 16:38 0 497
question about burst cross 4KB boundary
2018-9-9 16:36 0 419
如何理解read-allocate / write-allocate in AXI4 spec
2018-9-9 16:34 0 501
可以使用Streamline的Android设备
2018-9-9 16:32 0 293
在什么地方可以下载ARM的已编译的HTML帮助文件
2018-9-9 16:30 0 212
cortex r4要打印信息,怎么设置打印函数呢?
2018-9-9 16:28 0 330
TrustZone service API
2018-9-9 16:26 0 355
有没有总结过ARM的JTAG、SWD和其它调试烧写接口电路,如果有一个标准就好了!
2018-9-9 16:24 0 358
AA64与ARM-V7 LPAE的MMU Table
2018-9-9 16:22 0 208
汇编指令 LDR 一个疑问
2018-9-9 16:20 0 234
如何理解Cortex-A57只包含GIC CPU Interface?
2018-9-9 16:18 0 384
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部