新手园地

本版专家: NE5532, 木野臻, jjjyufan, dirtwillfly, gujiamao12345, yueguang3048

今日: 0|主题: 32913|帖子: 128173 收藏 (402)

1 ... 244 245 246 247248249 250 251 ... 823 / 823 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


基尔霍夫定理的内容包括哪些？过期账户 2018-9-11 12:14 0 131
如何能有效防止亚稳态？亚稳态石头张 2018-9-11 12:12 0 98
给出一个组合逻辑电路，如何分析逻辑功能？电路组合逻辑电路逻辑电路スモモ 2018-9-11 12:10 0 173
ASIC设计流程中什么时候修正Setup time violation 和Hold time violation? setup vi TI 求关注啊 2018-9-11 12:08 0 260
有四种复用方式，频分多路复用，写出另外三种？多路复用简写英文简写那个叫黑的人 2018-9-11 12:06 0 84
SRAM,FALSH MEMORY,DRAM，SSRAM及SDRAM的区别? memory SDRAM 那个叫黑的人 2018-9-11 12:04 0 189
用Verilog或VHDL写一段代码,实现消除一个glitch？ verilog VHDL 代码一片混沌 2018-9-11 12:02 0 119
你所知道的可编程逻辑器件有哪些？可编程逻辑器件白鹭hu 2018-9-11 12:00 0 201
设计一个可预置初值的7进制循环计数器呢？计数器小蘭 2018-9-11 11:58 0 138
画出一种CMOS的D锁存器的电路图和版图？ CMOS 电路图那个叫黑的人 2018-9-11 11:56 0 217
画出CMOS的图,画出tow-to-one mux gate? CMOS MOS TE 卡拉瓦乔 2018-9-11 11:54 0 204
物理综合DCG解密中，floorplan没有定下来，没有def文件，怎么跑DCG？ LAN 解密 dc 大碴子味 2018-9-11 11:52 0 130
物理综合DCG解密中，如果使用C家的后端工具，怎么与DCG对接？解密 dc 白鹭hu 2018-9-11 11:50 0 129
物理综合DCG解密中，logic 长度为什么差这么多？解密 ic 白鹭hu 2018-9-11 11:48 0 112
物理综合DCG解密中，congestion 怎么修啊？从congestion图的哪里可以找到RTL问题所在位置？ RTL 解密 TI 稻花香1号 2018-9-11 11:46 0 224
物理综合DCG解密中，DCG中如果有大量timing violation, 要怎么修？ Timing 解密 vi 社畜一枚 2018-9-11 11:44 0 162
物理综合DCG解密中，DCG综合的时候要求floorplan或者其他一些物理信息来保证一致性，物理信息变化是否会影响DCG综合的结果? LAN 解密 dc 白鹭hu 2018-9-11 11:42 0 149
物理综合DCG解密中, 一般影响floor plan的因素有哪些？ LAN 解密 dc 香菇选手 2018-9-11 11:40 0 148
物理综合DCG解密中，DCG比DC好，那和Fusion比呢？哪个效果好？ Fusion 解密 IO 香菇选手 2018-9-11 11:38 0 248
用D触发器做个二分频的电路，画出逻辑电路？ D触发器电路触发电子学长 2018-9-11 11:36 0 243
latch与register的区别,为什么现在多用register？ Latch register 白板就是这个 2018-9-11 11:34 0 281
"用与非门等设计全加法器？与非门加法器 roucun 2018-9-11 11:32 0 285
画出CMOS电路的晶体管级电路图,实现Y=AB+C(D+E)？ CMOS 晶体管电路图冰糖炖雪梨 2018-9-11 11:30* 0 276
用一个二选一mux和一个inv实现异或？异或白闻不如怡见 2018-9-11 11:28 0 247
画出NOT,NAND,NOR的符号,真值表等的电路？ NAND 电路 ANSI 车水马龙 2018-9-11 11:26 0 516
用mos管搭出一个二输入与非门？ MOS MOS管与非门白闻不如怡见 2018-9-11 11:24 0 576
为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大? 求关注啊 2018-9-11 11:22 0 87
给出一个门级的图,又给了各个门的传输延时,问关键路径是什么？延时一亚麻怡 2018-9-11 11:20 0 105
一个四级的Mux,其中第二级信号为关键信号如何改善timing.？ Timing 信号 TI 你画我瞎 2018-9-11 11:18 0 345
说说静态、动态时序模拟的优缺点？时序模拟电路第十代火影 2018-9-11 11:16 0 297
多时域设计中,如何处理信号跨时域？信号时域博斯 2018-9-11 11:14 0 103
MOORE 与 MEELEY状态机的特征有哪些？白板就是这个 2018-9-11 11:12 0 110
IC设计中同步复位与异步复位的区别？ IC设计同步复位 kaloulin 2018-9-11 11:10 0 238
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗？ COM TTL 逻辑电平博斯 2018-9-11 11:08 0 195
什么是竞争与冒险现象?怎样判断?如何消除? 社畜一枚 2018-9-11 11:06 0 160
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求? 硬件菊江先生 2018-9-11 11:04 0 99
用flip-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage？ Current 加法器没名字的人 2018-9-11 11:02 0 390
寄生效应在IC设计中怎样加以克服和利用？ IC设计 ic C设计博斯 2018-9-11 11:00 0 116
IC设计前端到后端的流程和EDA工具是？ EDA IC设计 ic 怎么叫都可以 2018-9-11 10:58 0 132
查找表的原理与结构是什么？丑帅丑帅的 2018-9-11 10:56 0 107