发新帖本帖赏金 20.00元(功能说明)我要提问
123下一页
返回列表
打印

【原创连载】+pcb设计和生产经验分享及求教

[复制链接]
5225|41
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
littlestone|  楼主 | 2015-8-3 20:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 littlestone 于 2015-8-3 22:08 编辑

从21IC的老论坛开始到现在也至少有15个年头了,一直想整理下工作的心得,资料,奈何这10几年来,一直是处理各种补漏和协调的杂事,年龄渐长,专业的水平却成长有限,有的只是各种教训和经验。不管怎么样,还是分享下多年来实用的一些知识,希望抛砖引玉,不足或者不对的地方,请真正的专业老鸟指正,有很多错误的设计观念,应该也是很多新人都比较迷茫的地方。大致先介绍下工作经历,1年半的单片机,cpld电子产品开发,4年的代理商FAE,半年芯片原厂销售,3年SMT工厂总体管理,2年电商行业的发展,期间穿插着各种项目的OEM,ODM定制,所以原谅我的术业不精~~~

按电子设计的常规次序,扯一下我对相关部分的理解吧!
一.电路设计
  目前国内的电子设计,绝大多数行业,芯片的原厂会提供参考设计,台湾的厂家大多数会用PADS(POWERPCB)来提供PCB参考设计,欧美厂家则用Allegro的比较多,原理图部分大多是orcad。个人使用下来,感觉PADS和Allegro确实要比Protel的效率要高,Allegro的错误检测的准确度也比较高,目前没遇到SCH和PCB因为后期修改的问题,导致不一致出错的。
  很多行业,在前期的工作,都是在修改参考设计,主要需要确认电路的工作频率,速度。重点处理好线路板的关键信号,电源,时钟,高速信号,根据结构的要求调整布局。
  按我自己的顺序,我会先定好电源部分,弱电的主板一般会选择DC/DC或者LDO电源芯片做供电部分。
   一般电流较小,并且对纹波要求较高的电路,会选择LDO(之前做视频的板子比较多点,对于视频AD那部分,在没有把握的时候,就会选择LDO直接提供电源),另外,相对而言,LDO的成本也比较低,外围电路简单,常用的1117也就RMB0.2的左右,而且很好用。
   对于功耗和整板温度要求高(比如核心电源电流比较大,并且电压差也较大),一般会选择DC/DC芯片供电,目前的DC/DC已经比较成熟了,很多芯片都直接集成了续流二极管和防反电势二级管,外围电路非常简单,但是还是要注意品牌的选择。几年前,刚刚出来这类集成续流二极管的DC/DC,发现有时候电源芯片居然烧成短路而非断路,吓的我再也不敢用了。
   我自己一般愿意选择频率比较高的DC/DC(开关频率1M或者1M以上),好处是对电感要求小(一般3.3uH以内就可以了),纹波也小。(特别我调节视频类的板子,之前有个板子选择了600K开关频率的DC/DC,视频轻微有横纹干扰,改了2板PCB,还是有问题,后来换了1颗1.2M开关频率的DC/DC,之前的横纹肉眼就不可见了)。坏处听说是EMI, EMC比较难处理,不过我做的产品要求没这么高,惭愧了~

打赏榜单

21ic小喇叭 打赏了 15.00 元 2015-08-04

相关帖子

沙发
littlestone|  楼主 | 2015-8-3 20:07 | 只看该作者

   下面就一个DC/DC的常规电路,说一些需要注意的地方   
   
   1. 输入电容Cin 要靠近芯片电源输入2脚(曾经因为输入电容过远,导致加上负载后,工作不正常的,要重视)
   2. 电感L要靠近电源芯片的输出脚(LX ),输出脚的走线要短,粗
   3. 反馈电阻要靠近FB脚,并且反馈点取样要从Cout后端取(切记),并且尽量远离LX信号, 因为电容后的信号会稳定点,避免因为前端LX振荡造成系统不稳定
   4. 输入和输出的电源回路尽量小

   外围器件的选择其实重点看芯片的Datasheet就可以了,一般的资料都比较详细。这里重点强调下Cout输出电容的选择。
   Cout需要选择低ESR的电容(ESR是电容的等效串联电阻),ESR越高(等效串联电阻越高),纹波会越大,这个应该容易理解。一般还是尽量选择陶瓷电容就可以(外面有低ESR的胆电容,但是不建议用,假货很多,也有低ESR的铝电解,这就对供应商的要求比较高了)
   另外,碰到DC电源纹波过大的时候,有几个调试的方法供参考:
  1. 调节Cout电容(采用各种方式,增大,并联,减小,更换),看纹波是否改善
  2. 加大电感L , 电感越大,纹波一般会越小,但是电源的瞬态响应会变差(常规来说, 不要大的太多,电路的稳定性影响不大,但是纹波的改善还是比较明显的)
  3. 调节GND(地)的走线,地噪音是很麻烦的,我一直没什么好办法解决,只能试。

使用特权

评论回复

打赏榜单

21ic小喇叭 打赏了 5.00 元 2015-08-04

评分
参与人数 2威望 +4 收起 理由
justtest111 + 3 之前就遇到过地噪声
zpx123 + 1
板凳
dirtwillfly| | 2015-8-4 13:54 | 只看该作者
学习下

使用特权

评论回复
地板
fjjjnk1234| | 2015-8-4 14:59 | 只看该作者
学习了,很不错的经验,期待更新

使用特权

评论回复
5
Leeone| | 2015-8-4 15:09 | 只看该作者
期待后续

使用特权

评论回复
6
littlestone|  楼主 | 2015-8-4 20:18 | 只看该作者
本帖最后由 littlestone 于 2015-8-4 20:23 编辑

续三 时钟处理:
  数字电路少不了时钟信号,时钟一般由晶体或者晶振提供。
  细节我就不分了,常规来说,石英晶振用的比较多,一般采用无源晶体或者有源晶振两种方式提供系统的主时钟。
  这几年,又有一种新的MEMS硅晶振的工艺,可替代传统的有源晶振,好处是抗震,无温漂,可编程,要求高的产品,如医疗电子等可以尝试使用。
  无源晶体的选择有2个基本参数:负载电容是多少pF,稳定度是多少PPN
  按我浅显的理解,选择负载电容小的晶体,电路会更容易起振,振幅较大,EMI就会大一点。选择负载电容大的晶体,EMI就容易控制点,自己也不知道理解的是否对。
  选择晶振的时候,可以的话,最好和原厂确认所需求的晶体(晶振)规格,不少IC内部是集成负载电容的,选错规格的话,是没办法通过调整外部电容调整回正确的频率的。
  在允许的范围内,外接的负载电容的值越低越好。容值偏大虽然有利于振荡器的稳定,但会增加起振时间,在低功耗的电路里面,有时候会不容易起振。
大于30M的晶体,往往会在晶体两端并联一个几M的电阻(如图R2 ) ,这是负反馈电阻,目的是降低谐振阻抗,使晶体更容易起振,输出波形更加接近正弦。也可以减少输入端的对地电容,整加输出端的值,以提高反馈,更容易使晶体振荡。
  另外,有时候为了抑制振幅,会在XOUT处串联一个电阻(如图R1) ,可以改善EMI
  实际应用中,可以通过示波器(示波器探笔本身有几pF的等效电容,要注意),测量振荡电路是否工作在正常状态,过驱和振幅过小都是不正常的,最好通过外部电容进行调整。
  一般情况下,增大负载电容会使振荡频率下降,减小负载电容会使振荡频率升高。

  使用有源晶振的时候,建议在时钟的输出信号端,串联一个22欧姆左右的电阻,减少因为阻抗不匹配引起的反射和谐波。

时钟电路的布线有几点可以注意:

1. 晶振,匹配电容与IC之前的信号线尽可能短,在时钟线上,尽量少打过孔。
2. 尽可能将其他的时钟或者频率切换信号远离晶振。
3. 可以将晶振电路做包地处理(如下图黄色箭头。另外,之前看到的评论,将晶体外壳接地可以改善信号,只是我测试的时候,没有发现有明显改善,不明确在什么时候有用)。

使用特权

评论回复
7
zhangmangui| | 2015-8-4 22:35 | 只看该作者
楼主  帖子一定要继续写   期待。。。

使用特权

评论回复
8
shuiqinghan2012| | 2015-8-4 23:07 | 只看该作者
如何收藏……

使用特权

评论回复
9
留声而过| | 2015-8-5 10:02 | 只看该作者
早点更新!

使用特权

评论回复
10
ecoren| | 2015-8-5 10:25 | 只看该作者
1. 输入电容Cin 要靠近芯片电源输入2脚(曾经因为输入电容过远,导致加上负载后,工作不正常的,要重视)
我有时候板子比较紧张都少加甚至不加输入电容,

使用特权

评论回复
11
ecoren| | 2015-8-5 10:27 | 只看该作者
2. 电感L要靠近电源芯片的输出脚(LX ),输出脚的走线要短,粗
减小关键路径的回路面积,最大限度的降低EMI

使用特权

评论回复
12
ecoren| | 2015-8-5 10:28 | 只看该作者
3. 反馈电阻要靠近FB脚,并且反馈点取样要从Cout后端取(切记),并且尽量远离LX信号, 因为电容后的信号会稳定点,避免因为前端LX振荡造成系统不稳定
反馈点FB引脚输入阻抗很高,容易受干扰,电阻要靠近FB引脚

使用特权

评论回复
13
ecoren| | 2015-8-5 10:29 | 只看该作者
4. 输入和输出的电源回路尽量小
最大限度的降低EMI

使用特权

评论回复
14
ecoren| | 2015-8-5 10:31 | 只看该作者
一般还是尽量选择陶瓷电容就可以
在众多电容中陶瓷电容的ESR差不多是最底的,但是容量不大,

使用特权

评论回复
15
64小点| | 2015-8-5 11:22 | 只看该作者
mark一下

使用特权

评论回复
16
littlestone|  楼主 | 2015-8-5 19:52 | 只看该作者
续四  线路总体布局注意事项

    布局布线的总体要求是提高PCB的可生产(便于SMT贴片,DIP过波峰),可测试(测试+调试),可维护性(调试+售后维修)
1. 根据结构图绘制板框,确认好连接器,安装孔的位置,设置好禁止布线,布局的区域
2. 根据设计原理,重要的和复杂的元器件优先布局
3. 设计允许时,尽量避免器件集中放置在一个区域,保持重心平衡,均匀分布,特别是相对较重或者发热较大的器件。以防止SMT过炉和过波峰焊时,主板变形。
4. 事先根据电源或重要信号的分割,考虑好元件布局。分割信号要尽量注意平面的完整性,避免单独分割出不规则的大块铜皮,过SMT回流焊会容易变形(因为铜皮的热胀冷缩,原则上,好的PCB制造商或者SMT生产商能有效改善这类问题,但是还是尽量在设计时候注意下,不给生产增加难度)。
5. 主板过炉的方向,要留出5mm的夹边,不然就需要PCB厂家留出工艺边给贴片生产厂家,也可以做生产夹具来解决。(说明下,SMT贴片由于一般先贴底面器件,再贴主控面器件,如果不过波峰焊的板子,可以只在底面留出5mm的边,最小的要求应该是在3mm左右)
6. 在PCB的表贴器件面(正反面),对角设置2个不对称的基准点(MARK点),MARK点距离板边要求大于5mm,有金属圈保护,直径为40mil的裸铜,给印刷锡膏和SMT贴片用。
7. BGA周围3MM无器件,以便于维修
8. 当焊盘与大面积的电源或者地连接时,优先选择十字铺地法(除非焊盘要通过大电流),这样在手工焊接样品时,焊盘容易上锡,过回流焊也能减少因为散热不均匀导致的偏位,立碑现象。
9. 焊接面的元件采用波峰焊的工艺生产时(有较多DIP插件,并且底面没有密集引脚的器件,都可以考虑贴红胶,过波峰的工艺),要注意元件的摆放方向,尽量参考下图的方向。

  另外,要考虑器件的阴影效应(即锡流动的张力,导致器件后端会漏焊)。如果通过制作夹具遮挡SMT器件来过波峰,尽量避免DIP焊接器件边上有贴片物料(同理,阴影效应),尽量使锡没有阻挡,保证很好的流动性。
     参考之前做过的一块板子(如下,红框内,底层没有留任何器件,过波峰时的锡的流动性好,焊接的质量比改板前要好不少)。
      
     如果波峰焊连锡问题较多,可以关注下偷锡焊盘的设计。
10. 如果PCB的空间足够,尽量留出电源,地等重要信号的焊接点或测试点,调试时候,方便示波器探针接地和测量信号。

使用特权

评论回复
17
hzzkw| | 2015-8-6 10:52 | 只看该作者
mark

使用特权

评论回复
18
血刀老祖| | 2015-8-6 16:50 | 只看该作者
littlestone 发表于 2015-8-5 19:52
续四  线路总体布局注意事项
    布局布线的总体要求是提高PCB的可生产(便于SMT贴片,DIP过波峰),可测试 ...

mark点是什么?能详细说下吗?

使用特权

评论回复
19
littlestone|  楼主 | 2015-8-6 20:28 | 只看该作者
血刀老祖 发表于 2015-8-6 16:50
mark点是什么?能详细说下吗?

PCB主板要进行批量贴片生产的时候,需要经过几道工序:印刷锡膏,贴片机贴片,回流焊过炉。
MARK点主要给全自动印刷机和贴片机进行光学定位,毕竟所有的坐标要有一个基准参考点和准确的定位才有意义。
如果是手工焊接,完全不需要MARK点。另外,一些没有做MARK的PCB板,原则上,SMT工厂会选用一个焊盘来做MARK点,精度会稍有影响。

使用特权

评论回复
20
littlestone|  楼主 | 2015-8-6 20:36 | 只看该作者
续五 焊盘制作及PCB工艺简单介绍
   布线之前,各个器件的封装要先做好,其实封装的标准化是非常重要的,直接影响到大批量生产时,产品的一致性和稳定性。焊盘偏大会容易导致空焊,偏移。偏小则容易产生锡球,飞料。
   术业有专攻,虽然也画过一些板子,但是大部分的时候是外发,只能大概说一下我的习惯和经验。
   一. 贴片电阻电容:论坛里面看到vwwj网友有一篇专门介绍贴片电阻绘制的**,非常不错,节选一部分,希望vwwj兄弟不要怪罪。
贴片电阻封装应包含1绿色的元件外形、2灰色的焊盘、3白色的禁止铺铜区、4黄色的中间丝印标志、5黄色的外围丝印标志、6黄色的元件对位点、7黄色的正中元件参数信息、8黄色的中下部元件标号共计八个部分。最终绘制完成图如上图所示。
   贴片电阻电容,在SMT贴片焊接后,焊锡形成微下凹山坡形为最佳,山坡底部四面环绕元件焊接端口,山坡顶部达到元件焊接端口高度的2/3为最佳。
   贴片电阻普遍较矮,为0.45-0.6mm,因此焊料厚度为2/3~1倍元件高度。
   贴片电容普遍较高,为0.6-1.25mm,因此焊料厚度为1/2~2/3倍元件高度。
   可根据元件高度,通过调节元件焊盘外延L3来控制焊料厚度。
     
  参考**链接地址:20130614-贴片电阻封装绘制
https://bbs.21ic.com/forum.php?mod=viewthread&tid=567183&fromuid=25866
(出处: 21ic电子技术论坛)
   二.  SOICSOPTSOPPLCCQFPTQFP
   此类焊盘的设计的宽度一般可以和芯片的焊脚宽度一致,或者略宽一些。
   长度外延b2可以略长一点(0.3mm~0.9mm), 内延不建议太长(0.2mm0.3mm,短路不容易发现)  
   
   三.  BGACSP
   BGACSP芯片的封装可以按照规格书的球径大小一致,有时因为PCB的工艺问题,可以缩小封装的球径,但最好不要小于标准球径的80%,否则容易导致焊接强度不够。封装球径太大则容易导致虚焊或者短路。
   在设计PCB文件的时候,还需要注意PCB工厂的加工能力。一般来说,6mil的走线和间距,内径12mil,外径24mil的过孔,是大多数工厂都能加工的,考虑到加工成本,条件允许的话还是把设计工艺放宽一点(此外,小的过孔容易引起沉铜不良,加热后导致过孔不通,曾经遇到过,非常头痛,关键是会在主板使用过程中忽然不良)。
   走线打过孔时,元器件的焊盘上或者边缘不能有通孔,否则在过回流焊的时候,锡会通过通孔流走,造成少锡,空焊现象。还可能流到另外一面,造成信号短路。
   
   PCB加工时,目前比较常用的是喷锡,沉金,OSP3种工艺, 喷锡板对于一些密度不高的主板,手工焊接和调试都比较方便,价格也低。
   带BGA或者高密度芯片的PCB板,最好采用沉金或者OSP工艺(这2种工艺的表面平整度会高于喷锡)。沉金和OSP在贴片的时候,我自己感觉焊接效果差别不大(实际和各家PCB板厂选用的材料还是有很大的关系,OSP药水好的和差的,上锡的效果差异也非常大),但是OSP不适宜久放,单面过炉后,另外一面原则上也要尽快过炉(之前生产过放置一年多的OSP主板,过炉时并没有出现明显异常)。

使用特权

评论回复
发新帖 本帖赏金 20.00元(功能说明)我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:一不小心变成了攻城狮,设计,方案,生产经验交流群:611593006

6

主题

26

帖子

6

粉丝