本节介绍的系统时钟方案取决于电压工作范围 (VDD) 与系统时钟频率的关系以及 Flash 等待 周期与系统时钟频率的关系。
可以使用三种不同的时钟源来驱动系统时钟 (SYSCLK)：
1.HSI (8 MHz) 振荡器时钟。
2. HSE（4 MHz 到 32 MHz）振荡器时钟。
3. 主锁相环 (PLL) 时钟，具有 PLL 电压控制的振荡器 (PLLVCO) 输入频率。
所有外设始终均源自 SYSCLK。
注：Flash 等待周期（延迟）数根据 CPU (Cortex-M0) 的频率设置：
- 如果 0 < SYSCLK <= 24 MHz，则等待周期设置为“0”
- 如果 SYSCLK > 24 MHz，则等待周期设置为“1”
|
楼主
标题置顶
标题高亮
