打印
[Actel FPGA]

用verilog实现双口RAM或者FIFO,哪个难度更大一些?

[复制链接]
5033|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yhhdsp|  楼主 | 2009-3-30 09:44 | 显示全部楼层 回帖奖励 |倒序浏览 |阅读模式
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

18

主题

27

帖子

0

粉丝