|
今天编了一段代码，主要试着用下CoolRunner-II芯片自带的硬件时钟分频电路。 <br />代码如下： 使用芯片自带的硬件2分频component ，有模块的声明跟例化，都是照着CoolRunner 11 Advanced Features使用说明做的，但是modulsim仿真没有结果,查看clk_dv2信号量为红色未知状态，dataout一样没有结果输出，烦请知道的同仁不吝赐教，谢谢。 <br />--------------------------------------------------------------------------------<br />library IEEE;<br />use IEEE.STD_LOGIC_1164.ALL;<br />use IEEE.STD_LOGIC_ARITH.ALL;<br />use IEEE.STD_LOGIC_UNSIGNED.ALL;<br />entity det_register is<br /> port(<br /> clock: in std_logic;<br /> datain: in std_logic;<br /> dataout: out std_logic);<br /><br />end det_register;<br /><br />architecture Behavioral of det_register is<br /><br />component CLK_DIV2 is<br />port (<br /> CLKIN : in std_logic;<br /> CLKDV : out std_logic);<br />end component;<br /><br />signal clk_dv2 : std_logic;<br />begin<br />u1: CLK_DIV2 port map(CLKIN => clock,CLKDV => clk_dv2);<br />process(datain,clk_dv2)<br />begin<br /> if(clk_dv2'event and clk_dv2='1')then<br /> dataout<=datain;<br /> end if;<br />end process;<br /><br />end Behavioral;<br /> |
|
楼主
