打印

请教fpga的上拉电阻问题

[复制链接]
3222|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
沙发
guozhengang|  楼主 | 2009-12-7 15:44 | 只看该作者
难道我提的问题太简单了么

使用特权

评论回复
板凳
ouqiaodianzi| | 2009-12-7 15:45 | 只看该作者
不简单了,我都不懂。

使用特权

评论回复
地板
zsuqing| | 2009-12-13 12:11 | 只看该作者

RE: 请教fpga的上拉电阻问题

A点电压是多少

上拉电阻.JPG (7.03 KB )

上拉电阻.JPG

使用特权

评论回复
5
漫游ing| | 2010-1-6 19:21 | 只看该作者
回四楼:
A点的电压会受到三极管基极电阻的影响,而且要考虑三极管是不是工作在放大区。这可以看做是一个三极管构成的放大电路的直流通路图再分析
上拉电阻的主要作用有:
1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
2、OC门电路必须加上拉电阻,才能使用。
3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。
由于还没深入接触飓风系列的FPGA芯片,还不知道怎么回答,可以去看看器件原版英文的PDF文档试试

使用特权

评论回复
6
sharpstar| | 2010-1-7 16:27 | 只看该作者
请问楼主是什么原因?

使用特权

评论回复
7
sharpstar| | 2010-1-7 18:18 | 只看该作者
配置出现错误,nSTSTUS会低

使用特权

评论回复
8
chunyang| | 2010-1-7 19:05 | 只看该作者
该管脚是输出管脚,不能强制拉高,芯片配置正确就会输出相应的逻辑电平,外接电阻提供的是负载回路而已。对于4楼的电路,晶体管集电极电位在基极电阻为定值的前提下与集电极电阻的阻值相关,要使该电路输出为低,集电极负载电阻需足够大,条件是BIb即Ic×Rc>=Vcc。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:为了得到,我们也许会付出更多

41

主题

104

帖子

0

粉丝