发新帖我要提问
123
返回列表
打印

静电放电(ESD)为什么老是出问题？

[复制链接]
楼主: xpzheng888
手机看帖
扫描二维码
随时随地手机跟帖
41楼
bruceding| | 2013-1-18 08:39 | 只看该作者 回帖奖励 |倒序浏览
1.外壳是否可靠的接大地
2.pcb的地平面是否包住了所有的走线

使用特权

评论回复 赏
42楼
zwm2011| | 2013-1-18 08:58 | 只看该作者
fengxy1 发表于 2010-7-19 13:23
应该是复位线的问题，静电产生的脉冲波引起的，复位线合理上拉，减小长度，并电容 ...

放出2kv情况下，会产生静电脉冲吗？

使用特权

评论回复 赏
43楼
skm2008| | 2013-1-31 12:58 | 只看该作者
静电的泄放是一个类似于脉冲的波形

使用特权

评论回复 赏
44楼
niupin| | 2013-3-30 18:14 | 只看该作者
xpzheng888 发表于 2011-11-18 11:46
问题已解决，主要做了下面几方面的处理：
1.所有接口信号加ESD器件，使静电在接口处就释放；
2.电源板电路 ...

第一点，你的ESD器件是直接泄放到机壳地上了还是泄放到信号地的？

使用特权

评论回复 赏
45楼
skm2008| | 2013-4-1 11:57 | 只看该作者
静电放电主要是放的问题，泄放通道是否顺畅很重要，内部器件要远离设备外壳，减少耦合到内部的机会

使用特权

评论回复 赏
46楼
HORSE7812| | 2013-4-5 15:56 | 只看该作者
:)

使用特权

评论回复 赏
47楼
skm2008| | 2013-4-7 11:53 | 只看该作者
保持设备外壳导电连续性很重要

使用特权

评论回复 赏
48楼
skm2008| | 2013-4-9 12:55 | 只看该作者
静电放电是模拟操作人员操作可能产生的静电放电现象，主要提供一良好的泄放通道，内部进行防护设计，高压防护

使用特权

评论回复 赏
49楼
28182900| | 2013-4-19 09:37 | 只看该作者
这个是集成电路制造工艺越来越细密的关系。楼主涂胶水了吗

使用特权

评论回复 赏
50楼
skm2008| | 2013-4-19 11:59 | 只看该作者
外壳接地不良的原因，保持外壳的导电连续性

使用特权

评论回复 赏
51楼
bruceding| | 2013-4-19 16:46 | 只看该作者
复位电路可能有问题
PCB接机壳地的位置非常重要，尽量的靠近静电放电位置。
PCB地平面要完整

使用特权

评论回复 赏
52楼
skm2008| | 2013-4-19 22:53 | 只看该作者
单点接地，保持系统接地良好

使用特权

评论回复 赏
53楼
hunter727| | 2015-7-3 13:53 | 只看该作者
mark

使用特权

评论回复 赏
123
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则