在PWM实验中，我综合通过了，但当想按RTC实验中修改rst时，当打开sdc文件时，
它显示
“At line 5 while processing "D:/Actel_lab/PWM/synthesis/top_sdc.sdc"
invalid command name "create_clock" ”，
然后我再点击查看，它出现一个文件，内容是：
# Top Level Design Parameters
# Clocks
create_clock -period 10.000000 -waveform {0.000000 5.000000} CLK48M
# False Paths Between Clocks
# False Path Constraints
# Maximum Delay Constraints
# Multicycle Constraints
# Virtual Clocks
# Output Load Constraints
# Driving Cell Constraints
# Wire Loads
# set_wire_load_mode top
# Other Constraints
其中line5 就是 create_clock -period 10.000000 -waveform {0.000000 5.000000} CLK48M
而且综合出的文件在Designer中，编译不通过，显示错误信息
Error: CMP402: The reference clock pin of PLL 'u1/Core:CLKA', when driven by an I/O cell, must have a fanout of 1.
请问应该如何处理？
|
|
楼主
