这个如何算

发表于 2017-3-12 14:25

配置的效果是50MHZ，这个是怎么算的？是把8MHZ的外部晶振先倍频到400MHZ，然后再分频？

发表于 2017-3-12 14:28

然后呢？你是怎么应对这个的呢???

发表于 2017-3-12 14:31

想问下，你使用的哪个PLL电路？

发表于 2017-3-12 14:35

用的是：SysCtlClockSet(SYSCTL_SYSDIV_4 | SYSCTL_USE_PLL | SYSCTL_OSC_MAIN |

SYSCTL_XTAL_8MHZ);

发表于 2017-3-12 14:38

从字面上看是4分频，反推的话就是200MHZ。。

发表于 2017-3-12 14:45

SYSCTL_USE_PLL启用了内部的PLL，它的时钟参考源是外部晶振，PLL额定值是200MHz。。

发表于 2017-3-12 14:49

学习了，1，2分频文档里面不是说得很清楚了么！！！

发表于 2017-3-12 14:52

还有你的17和16.5分频是怎么设出来的，设置分频系数总共才4个位，除非你的芯片支持80MHz工作.

发表于 2017-3-12 14:56

楼主用的什么mcu，频率能够到400M？

发表于 2017-3-12 14:58

可以使用8M到50M的，，先倍频到200M的，，在分频到50M的。。

[应用相关] 这个如何算