采样电路中的滤波的截止频率如何确定？

发表于 2017-5-14 22:34

Asd1v 发表于 2017-5-14 22:23
为什么不能超过800Hz呢？如果这样的话输出为50Hz的电压的话截止频率不是特别低？ ...

“为什么不能超过800Hz呢？”

若考虑基波为400Hz，那么其最低谐波则就是800Hz。

“如果这样的话输出为50Hz的电压的话截止频率不是特别低？”

如果逆变出来的是50Hz，那么截止频率当然得设计的更低。

发表于 2017-5-14 23:07

Jack315 发表于 2017-5-14 20:51
信号频谱分析供 LZ 参考：

回复 @zyj9490 点评：

过奖了，这个是纯粹玩的。

不过貌似 LZ 是真心不明白。准备干货中……

发表于 2017-5-14 23:11

Jack315 发表于 2017-5-14 20:51
信号频谱分析供 LZ 参考：

厉害了！
能解释一下，这个分析代表了什么吗？
采样信号经过FFT之后可以用来说明什么的？

登录 · 发表于 2017-5-14 23:38

低通滤波器幅频特性如图所示：

假设滤波器输入信号最高频率为 400Hz±10%，则 f_CUT-OFF ≥ 440 Hz；

若采样频率 f_S 为 20 KHz，则 f_STOP ≤ f_S / 2 = 10 KHz 。
参考下列应用笔记：

如果使用 N 位 ADC，则量化信噪比理论值为 SNR = 6.02N + 1.76 dB。
参考下列**：

若 N = 8，则 SNR = 6.02 × 8 + 1.76 = 49.92 db 。
因此低通滤波器的增益 Gain = A_PASS - A_STOP ≥ 49.92 dB

因没有实际测量过，增益指标究竟要多大才够，LZ 通过实验自己确定吧。

发表于 2017-5-15 00:04

请勿乱用发表于 2017-5-14 23:11
厉害了！
能解释一下，这个分析代表了什么吗？
采样信号经过FFT之后可以用来说明什么的？ ...

这是期待 LZ 提出的问题，却被你抢了去……

登录 · 发表于 2017-5-15 00:56

再发个 TI 的低通滤波器设计，供 LZ 参考：

发表于 2017-5-15 09:19

支持一下楼主加油

发表于 2017-5-15 15:33

Jack315 发表于 2017-5-15 00:56
再发个 TI 的低通滤波器设计，供 LZ 参考：

谢谢！

登录 · 发表于 2017-5-16 00:10

还有一个关于运放选择的问题：

1. 运放的增益带宽积 ≥ 100 × 滤波器闭环增益 × 截止频率（f_CUT-OFF）
2. 运放压摆率 ≥ 输出信号最大幅度 × 2 π f_CUT-OFF
……

参考下列设计笔记：

发表于 2017-8-10 17:50

Jack315 发表于 2017-5-14 23:38
低通滤波器幅频特性如图所示：

这个不能一概而论，你这个是没考虑相频特性带来的影响。比如说开关频率是20kHz，需要对电感电流进行采样，一般做法是在PWM高电平的中点进行采样，作为控制量和计算平均值等，如果将截止频率设为20kHz或更低则会造成延时过大而影响控制精度。

发表于 2021-5-13 22:16

厉害了，点赞

发表于 2023-8-6 00:06

Jack315 发表于 2017-5-14 20:51
信号频谱分析供 LZ 参考：

为啥频谱的基波不是400HZ？

[经验知识] 采样电路中的滤波的截止频率如何确定？

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

技术奇才奖章

缘定三生

技术新星奖章