请教香主 STM32 开漏输出IO的电压容许值

只看该作者 · 2016-9-12 13:46

384751058 发表于 2013-11-30 13:48
是不是加了超过VDD电压就会出现，VDD对GND短路的现象啊，我加了4.8V，不是每次都会坏，但还是会坏，不知 ...

你对adc引脚加上了4.8v吗，请问4.8v的输出阻抗是多少，这个直接影响adc引脚箝位电流

只看该作者 · 2016-12-16 11:10

楼主英明，非要超过人家极限那么多使用，人家的片子好用不好用是要在正常使用条件下作用啊，你把片子用在100kV上看看，哪个不挂

只看该作者 · 2017-5-20 15:46

那个钳位上拉的不是Vcc，就当没有上拉了

只看该作者 · 2021-1-8 09:22

zhaoyu2005 发表于 2010-9-7 09:15
20楼
1.要是钳位二极管挂了，还能钳位到9伏多了么？
2.如果钳位二极管250uA就挂，那和没有钳位二极管有差别 ...

看这个IO结构图，无论STM32的IO配置成哪种模式，内部的保护二极管始终是起作用的，这个口的电压最高也就是VDD+0.7V（无论IO配置为何种模式），你都测量到9V多了，那内部保护二极管肯定是挂了。

只看该作者 · 2021-1-8 09:25

sheriff 发表于 2010-9-8 15:10
端口开漏输出上拉到12V没有意义吧。端口的保护二极管不会因为配置为开漏就不起作用的，这样一来保护二极管 ...

正解。

只看该作者 · 2021-8-9 16:19

这个问题，香就差一句话就说清楚，提问者也在纠结这个问题。GPIO输出管脚配置成OD模式，MOS管的漏极理论可以接很高电压而不影响MOS的G极。但是必须考虑芯片的制程工艺，不同的工艺这里的MOS管的耐压不同，常见的几个档5.5V,7.5V,12V....，很多的LDO就是COMS工艺的，最高输入电压限制到5.5V，电压越高制程成本越高。

只看该作者 · 2025-3-3 13:27

本帖最后由大大财迷于 2025-3-3 13:43 编辑

我来挖坟了。相信很多人深剖FT容忍的细节时，都会有这个疑问。
主要确定以下几个问题：
1、IO几乎都是多种功能复用1个口。当IO模式设置为OD开漏输出时，内部是否会自动切断AnalogInput模拟输入(如ADC)的物理通道？即：GPIO的模拟输入通道和数字通道之间有无MUX开关控制？另值得注意的是：就算有MUX开关控制。芯片内部的MUX基本都是基于MOS工艺的模拟电子开关，并非物理开关(如继电器)，所以，这个MUX模拟开关它也是有电压、电流等级限制的。至于等级多少，也是由其工艺决定的！
2、众所周知，分立CMOS的vds耐压很高，但不从工艺制程问题去考虑耐压等级是错误的，一个芯片内集成上百万个mos晶元，它的耐压等级注定高不了。是不是？由于同一个芯片内，他的所有mos工艺基本都是一样的（不论是MUX电子开关里的mos，还是IO口上的mos）。所以，我们认为，他们一同遵守不超过最大电压（如5.5V）的原则！
3、ESD保护二极管对，在普通IO输入口，是上下2个。但在FT容忍5V引脚处，上二极管被取消了。这样，设置为OD，禁止上拉、下拉电阻后，外部电路实际上只和内部的下桥臂NMOS连接。根据实际应用，选择合适的限流、上拉电阻不（也不能超出IO的sink、source curent）。
4、考虑外部电源浪涌电压的问题，即：如何保证外部5V电源的浪涌电压不超出5.5V，要做限压保护(diode、TVS、mov)。
5、综上所述：我认为在OD输出模式时，外部电源最大电压不要超过5.5V（制程工艺决定），最大电流亦不要超过具体芯片标定的最大灌电流！
欢迎，有经验的老哥，前来批评指正！探讨有利于技术进步！

请教香主 STM32 开漏输出IO的电压容许值

技术高手奖章

以坛为家

涓涓之细流

经常做客

伴坛终老

技术奇才奖章

甘甜之泉水