发新帖我要提问
12
返回列表
打印

学VHDL还是学verilog？

[复制链接]
楼主: coolinzhong
手机看帖
扫描二维码
随时随地手机跟帖
21楼
必有我师| | 2010-12-25 22:02 | 只看该作者 回帖奖励 |倒序浏览
我也想学，

使用特权

评论回复 赏
22楼
必有我师| | 2010-12-25 22:02 | 只看该作者
高手指点

使用特权

评论回复 赏
23楼
song2692005| | 2010-12-26 14:33 | 只看该作者
用verilog，但是VHDL肯定要看懂

使用特权

评论回复 赏
24楼
zhangyang86| | 2010-12-27 15:29 | 只看该作者
现在高校教学很多都用VHDL，verilog貌似在工程上面用得多一点，没有VHDL那么苛！

使用特权

评论回复 赏
25楼
waljj_2010| | 2010-12-27 16:39 | 只看该作者
都别学

使用特权

评论回复 赏
26楼
lelee007| | 2010-12-27 18:26 | 只看该作者
哈哈，只会verilog，verilog2001里边的一些用法还不会

FPGA放了好长时间没搞了，最近又重新捡起来

使用特权

评论回复 赏
27楼
mage心寒| | 2011-1-5 20:05 | 只看该作者
同意六楼，刚来公司实习，师傅就让我学习CPLD/FPGA那本书。。

使用特权

评论回复 赏
28楼
jlzhousky| | 2011-1-6 20:12 | 只看该作者
先学VHDL吧

使用特权

评论回复 赏
29楼
shihun009| | 2011-1-6 20:19 | 只看该作者
各有优势，看自己的造化！VHDL和Verilog HDL是两大主流硬件设计描述语言。

使用特权

评论回复 赏
30楼
chene123| | 2011-2-3 14:27 | 只看该作者
Verilog 和别人交流时方便

使用特权

评论回复 赏
31楼
china_fog| | 2011-2-6 16:41 | 只看该作者
毫无疑问是VERILOG

使用特权

评论回复 赏
32楼
viatuzi| | 2011-2-6 21:27 | 只看该作者
语言并不是最重要的,关键在于对硬件可编程语言和逻辑电路之间关系的理解。
要清楚自己写出来的代码是否能被综合，能被综合成什么样子，是否符合自己的预期，怎么去写测试向量。这些东西才是最重要的。
不过话说回来，要选择一个生命力旺盛的，用的比较广泛的，容易获取大量资源的，相对会比较好一点。
所以还是推荐verilog。

使用特权

评论回复 赏
33楼
xb007| | 2011-2-13 00:52 | 只看该作者
不管是学习哪个，它仅仅是一种语言，我们通过语言和别人交流，交流的是思想；
所以学习哪个语言无所谓，主要的是你的思想，VHDL和verilog仅仅是你思想的表现形式！

使用特权

评论回复 赏
34楼
嵌入式设计| | 2011-2-16 16:10 | 只看该作者
两种语言都可以，推荐verilog，易入手。做好的话，得对硬件电路和编译器有比较深刻的了解。

使用特权

评论回复 赏
35楼
ren8zhang8| | 2011-2-18 13:08 | 只看该作者
verliog  目前流行的

使用特权

评论回复 赏
12
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则