maychang老师再帮我看看呗

发表于 2011-4-22 15:27

20楼：
占空比仅3/1000，那么脉宽为3us，当然需要很强的电流驱动能力才能够使MOS管开通关断。100欧电阻嫌太大。

发表于 2011-4-22 16:01

maychang,愿闻详细评价17楼电路
在1K，占空比3/1000，如果等效成稳定功率，那就很小了啊，选择R2小，为了能给MOS输入电容快速充电

发表于 2011-4-22 16:04

本帖最后由 guwu 于 2011-4-22 16:12 编辑

20楼，用过47欧，1/4的小功率电阻，都烧坏了

发表于 2011-4-22 16:17

22&23楼：
这个电阻容易烧坏，说明首帖图中驱动电路更适合驱动大功率MOS管。
但首帖驱动电路是同相放大，若在首帖驱动电路之前加一级共发射极放大，则成为反相放大。
解决此问题方法有二，一是修改FPGA，令其改成低电平时MOS管导通，二是再加一级共发射极放大电路，即将首帖电路放到20楼电路之后。前一方案较好，后一方案要用四支三极管，太多了。

发表于 2011-4-22 16:37

还有个方法，是使用专用驱动芯片，如TC4427之类，但价格可能比较贵。

发表于 2011-4-22 21:17

你连MOS管的特性都没搞清楚就来用了。。。VDS什么时候变成开启电压了？？

发表于 2011-4-23 06:48

:lol

发表于 2011-4-23 09:18

对24楼的方案有一点儿不解，方案一，是修改FPGA的同时还需要在首帖电路前加一个共发射极放大，是么？
还有一个问题就是，17楼中R2为什么会烧坏呢？当MOS的G和S间充电完，就应该不会再有电流流过R2了吧。
感谢maychang老师的指点

发表于 2011-4-23 09:28

28楼：
是在修改FPGA的同时再在首帖电路前加一级共发射极放大。

47欧，1/4W，因为占空比很小，似乎是功率够了，不应该烧。但上电下电时，FPGA可能有零点几秒保持高电平而不是短脉冲。当然，这只是一种猜测。

发表于 2011-4-23 09:33

还有一种方法，是在17楼基础上(改成互补放大)增加一支管子作为快速放电用，也是三支管子。

发表于 2011-4-23 10:01

这种互补放大形式是同首帖前加一个共发射极放大一样的么，没明白

发表于 2011-4-23 10:11

31楼：
所谓互补放大，就是17楼两支NPN管后面那支改成PNP管。因两支管子极性不同，所以称互补放大。
在后面的PNP管集电极(接MOS管门极)到地之间再加一支PNP管和一支二极管，可以使MOS管门极迅速放电(充电已经由互补放大的PNP管保证)，保证MOS管关断速度。

发表于 2011-4-23 10:12

不画图，怎么也说不清楚。
待我画出来再说吧。

登录 · 发表于 2011-4-23 10:53

发表于 2011-4-23 11:03

谢谢您

发表于 2011-4-23 11:08

要让此电路速度快，很重要的一点是前两支管子不能进入深饱和，最好是临界饱和。这需要根据管子的放大倍数来计算各电阻。
第三支管子上面的二极管必须用高速二极管。

登录 · 发表于 2011-4-25 16:27

用这个电路，对2uF电容充电，结果就不错。下一步还要对12UF电容充电。
先感谢maychang

登录 · 发表于 2011-4-28 12:06

本帖最后由 guwu 于 2011-4-28 13:37 编辑

使用37楼的电路器件，图示为G-S信号，发现在下降沿有一个反向的电压过冲，相应的MOS管D-S间有电压的高频振荡。MOS很容易坏掉，取下后发现，G-D间击穿。在MOS管之间充实用RCD吸收，吸收电容选了2000PF，似乎没有什么效果。因为MOS管只开3us，所以没有取大的电容。
将图中变压器负载用电阻代替，就没有上述情况，还烦请各位给分析分析

发表于 2011-4-28 17:29

想在G-S间加个稳压二极管，这样能解决不？

登录 · 发表于 2011-4-28 19:09

对电路稍加修改，主要是将8N60换成5N80，最高电压为800V，又加了2个稳压管。从示波器的波形看，G-S间的信号下降沿的负尖峰变小了，D-S间的上升沿尖峰还在，电压U不到300V时，一小会儿MOS就坏了，是G-D击穿，D-S间未击穿。劳烦您再帮分析一下，该如何解决

maychang老师再帮我看看呗

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块

技术奇才奖章

湍急之河流

精华达人奖章

缘定三生

技术新星奖章

涓涓之细流

以坛为家