便携式产品低功耗电路设计的综合考虑
集成电路和计算机系统的发展对低功耗的要求越来越高。本文探讨了低功率电路和系统的发展趋势,分析了功耗产生的主要原因以及与成本的关系,并提出了几种实现低功率的方案。
如今,集成电路和计算机系统正变得越来越复杂。为了适应这一变化,设计师需要在主要设计参数表中考虑功耗的要求。低功率逻辑电路的标准被定义为每一级门电路功耗小于1.3uW/MHz,而在模拟电路中被定义为小于5mW。最终用户认为,低功率系统应该满足低功耗的要求。
对于总体系统设计来说,功耗在设计中的地位已变得越来越重要,这是电子工业发展的必然趋势。电子工业发展总的趋势是提供更小、更轻和功能更强大的最终产品。目前许多产品领域中还出现了无线和便携式的要求,从功率观点看设计任务将变得更加艰巨。电池供电产品性能的目标,就是单个或一组充电电池能维持设备连续几天的工作,比如现已广泛应用的Walkman单放机或蜂窝电话。
另外,对低功耗方面的新要求正在被环境保护组织明文写进“绿色”电脑规格书中。所有政府部门采购的台式电脑必须符合功耗要求,即任何一台处于睡眠状态电脑的功耗不得超过30W。VLSI技术公司移动产品部销售经理Barta指出,台式电脑有向“深绿色”电脑发展的趋势。这些机器将挂起所有操作直到被相关激励信号唤醒后才进入正常运行模式,这类似于膝上型电脑的节电模式。
ARPA(美国国防部高级研究计划署)正在对低功率电子领域作深入研究,以期开发出一种主流技术,使新一代电子系统的功耗远远低于现有系统的功耗。他们感到有必要综合利用先进材料、器件、电路结构、电源管理等各个领域中的先进技术,这对于移动计算和通信系统来说尤其重要,因为这两个领域涉及大量的混合信号处理、无线频率子系统和直流源电路的高效功率转换与分布系统。
随着每隔几年电路密度的成倍增大,要在更小的封装尺寸内实现更高的功率密度,难度越来越大,许多设计者也了解到,越来越高的互连密度和日趋精细的PCB布线会带来一系列问题。LSI逻辑公司ASIC市场部副总裁Koc说,对于一个100MHz、200k门数的芯片,正常工作时的功耗可能会达到30到40W,这么大的功率已经远远超过了封装的散热能力。系统中由功耗引起的热量密度与封装限制问题给设计者带来了更大的挑战,因为高温工作会给集成电路带来可靠性和功能性问题。许多可靠性计算故障模型都是以热系数为指数的函数,与温度有关的这些故障模型包括工作器件故障以及电流密度、金属互连故障。
低功率应用
在电池供电模式下,一些便携式电脑工作时间可达6个小时以上。由于受便携式电脑的实际尺寸和重量限制,不允许加风扇或其它冷却器,也限制了电池的大小和重量,因此增加电池尺寸延长电池工作时间的做法是不可行的。
低功率系统的另一个例子是蜂窝电话,它们能将用于系统控制的微处理器、模拟电路、数字电路和RF电路一起集成到很小的封装中,电池在充电一次后,能在“接收、待机”模式下工作一整天,并可以有一小时的通话时间。
一般来说,低功率系统必须面对与低功耗有关的额外性能限制,而现在系统设计都将功耗作为其中的一项重要性能指标。半导体工艺和电路结构的发展为元器件性能带来巨大进步,同时也带来功耗问题。许多情况下要平衡性能与功耗的关系非常困难,但利用适当的功率控制方法或创新性设计可以获得多种解决方案。
降低供电电压会产生两种副作用。首先,电路工作电压越低,则速度越慢。如果其它因素都保持不变的话,会减小电容充放电的电流或负载驱动电流。其次,较低的电压将导致较低的输出功率或较低的信号幅度,这会产生噪声和信号衰减问题。
产生功耗的原因
整体的功耗取决于诸多因素,如基底技术、封装密度、外部环境、产品性能和供电电压。在实际应用中,往往速度越高功耗越大。
电阻上消耗的功率表示为I2R,它通常由负载器件和寄生元件产生。不管采用何种技术都会或多或少地存在这方面的功耗,在电阻性负载电路如模拟电路中更是如此。当采用深亚微米技术时,电路中的导线(金属导线)和层间寄生电阻会产生静态阻抗功耗,在动态功耗中也要消耗一定的电流。
有源器件的正常工作模式可用一条转移曲线和某些I-V特性来描述,如图1所示,工作点电压与电流的乘积是功率的函数,适用于全部有源器件。该乘积是一个静态值,对无源和有源器件来说,它包含了漏电流和偏置电流。
在CMOS电路中,理想情况下,I-V转移曲线是一个瞬态函数,当I-V转移曲线跨越门限时,从一个状态转移到另一个状态不消耗功率。但在实际应用中,转移曲线并不是理想的方形,因此每次状态转移时都会有大的(潜在性)开关电流。理论上看,在状态转移过程最坏情况下,具有零内阻的开关器件会在电源与地之间形成直接短路的现象。
在CMOS电路中,最大的功耗来自于内部和外部电容的充放电,通常用W/Hz来表示每个门电路的功耗。据此,就可以计算后级的门或输出负载(包括电路封装和PCB导线)的电容充放电所需的功率。峰值电流I=C(V/T),V约等于CMOS电路的电源电压,T是上升或下降沿时间,C是后级负载电容,因此峰值电流通常都比较大。平均开关功率P=C(V)2F,此时C是指输出端的负载电容,V是供电电压,F则是开关频率。
功耗的系统成本
系统功率越大,所需要的电源电压也越高,成本也就更昂贵,由此产生的影响涉及到电源总线、板上旁路电容、母板布线、电源线滤波器甚至电源电缆和熔丝等。另外,较大的供电电源需要更多的空间,因此可能会影响到系统的总体封装。
电池尺寸、重量和成本取决于系统对整体功率的要求以及每次充电所要求的工作时间。一般情况下,电池越大成本越高。备份电池和充电器在尺寸与重量方面可能与原设备相当,因此会严重影响设备的便携性。
供电可以用“美元/W”来表示成本。系统整体功率要求得越低,在电源方面开销就越少。同时小型电源产品占用空间小,自身功率消耗得也较少,因此会对系统整体功耗有益。
小型电子系统的热量管理要求许多不同的功能,但也许不容易做到。因为,系统可能没有足够的空间或电力来放置冷却元件,而一些系统也许不能容忍冷却元件引起的噪声以及电子噪声。封装外形的限制也可能迫使所有产热元件集中在一个小块区域,这样会加重散热问题,当一个发热的塑料外壳电子设备置于膝上时,用户可能会感到不舒适。为了进行散热而使设备敞开运行对在线操作(line-operated)系统来说也是不允许的,对销往欧洲的系统尤其如此。
其它问题包括风扇与另外一些散热元件的成本,当需要加速空气流通时成本也会相应增加;散热器与排热管有助于热源热量的散发,但仍需将热量从系统中排除出去。
低成本的塑料封装不能适应高集成度IC的高功率特性要求,这迫使其采用具有热量管理功能的昂贵封装或其它更复杂的冷却系统。
低功率电路的实现方案
IC工业正寻求多种途径来满足低功率系统要求,其中一个途径是将数字器件的工作电压从5V变为3.3V,将模拟器件的电源电压从±15V变为5V单电源。这些改变归功于先进的硅片技术与电路结构。Atmel公司市场部副总裁Katz说,未来数字芯片工作电压的发展趋势将是2.5V、1.8V甚至更低的电压,它们均是0.9V(电池电压的最低极限)的倍数。器件的复杂度、更高的工作频率和器件物理性质将共同促进这一发展趋势,届时亚微米几何尺寸的更小型器件所具有的较薄氧化层将难以承受更高的电源电压。
ASIC厂商为满足低功率系统要求,还会采取在产品中增加3V内核单元和宏的方法。这些产品经过优化能同时工作在3V或5V电源下,并具有相同的性能指标,利用特殊的接口单元,它们仍保留有5V电源接口。据AT&T贝尔实验室的Harrington说,影响供电电压快速更新换代的最大障碍在于,现有的大量系统都采用5V电源,这些系统要求产品保留与其它5V(TTL)接口的后向兼容性。
此外,在系统设计中,粗略评估速度,并在可能的情况下适当改变元件的选择,也可以降低功率。
下列方案可供选择:
1. 降低工作电压。当电压从5V降低为3V时功耗将减少60%。
2. 采用智能电源。在系统中增加适当的智能预测、检测,并仅在需要时才对系统供电。许多膝上型电脑及其电源管理就具有这种特殊的机制,只给需要工作的电路加电,并在不必要时降低时钟速率。
3. 采用较低的时钟速率。由于CMOS电路中功率是开关频率的函数,因此较低的时钟速率下器件的功耗也较小。
4. 对输入信号作出限制。在模拟电路(包括A/D转换器)中,限制输入信号的带宽有助于减少对高速电路的要求,如果有可能降低A/D转换器的速率,也能减少功耗。
5. 对I/O进行设置,使它只在工作时消耗功率。但从不工作状态到工作状态的转换需要较长的时间,另外一个副作用是可能产生与输出电路有关的额外漏电流,使输出电压降至电源的一半,并使其它输出电路处于很高的漏电交叉工作区域。
6. 扩大输出范围。对于许多ASIC来说,设计输出电路仅用于驱动一个标准IC。通过重新调整电路使其足以驱动封装和板上的寄生元件,并留出风扇负载的安全余量,这样可以减小输出电路尺寸和功率。
7. 改用其它技术。BiCMOS电路综合了CMOS器件和双极性器件的优点,它是工艺复杂性更高以及成本更高的最佳折衷方案。GaAs器件也能满足较低功耗和较高速度的要求,适用于那些以速度为主要设计目标的高价系统。
半导体制造商正在开发新的设计技术以满足特殊功率要求,同时仍保证电路的性能指标要求。摩托罗拉半导体公司应用工程师Pivot说,最终的目标是电路工作电压小于1V,最后的极限值将取决于决定器件最小尺寸的器件工艺水平。低功率电路仍是人们需要深入调查研究的对象,在提高性能的同时降低功耗将是他们努力实现的目标。
系统设计者必须具备在有限的功率指标下实现更高电路性能的能力,另外还要满足基本的系统性能指标要求、成本目标和上市时间要求。不过,设计者仍需要仔细分析系统中所有部件的功率情况。用于优化功耗设计的新工具和新技术有助于改善设计环境,并使设计者的工作更加轻松。
|