CPCI背板时钟信号

发表于 2011-6-9 22:52

请问CPCI背板的时钟信号线的长度和宽度是怎么确定的啊？请高手指点。

发表于 2011-6-11 20:20

怎么没人顶啊，自己顶一下。

发表于 2011-6-11 22:53

没做过这方面的项目。
有guide最好参考它的推荐。
没有的话，按你的系统来算了。
长度按时序，整个系统的flight time分配。
宽度按阻抗来算。

发表于 2011-6-11 23:27

这种总线不适合做廉价产品，所以了解的不会太多。据说一块背板要几千到上万美元，8层，呵呵。

发表于 2011-6-12 01:09

LZ仔细看一下CPCI规范。里面对信号线长度等方面有具体要求。

发表于 2011-6-12 21:37

5# xiaotao_82 我看了，但是里面只说了一个范围，我不知道是不是所有的背板只要在那个范围里面就可以，还是说要具体情况具体分析。

发表于 2011-6-12 21:38

4# dqyubsh
貌似是比较贵，但是上万美元应该不至于。几千块*币还是正常的。

登录 · 发表于 2011-6-12 22:06

本帖最后由 tyw 于 2011-6-12 22:13 编辑

发表于 2011-6-13 12:43

8# tyw 这个规范我也有，不过还是要谢谢你哈。

发表于 2011-8-19 09:46

感谢了，很有用

发表于 2011-8-19 10:21

有没有其他的资料呀？或者给个建议该从什么地方开始学习

发表于 2011-9-27 15:08

收到，资料很好很强大。谢谢

发表于 2022-4-6 23:14

pci总线时钟线要求2500mil±10mil，总线＜1500mil。
背板总线没设计过，不知道具体的长度。有机会可以找个废板子研究研究。

发表于 2022-8-24 10:22

你好，你的FPGA+PCI9054，弄好了吗？

发表于 2022-8-25 09:33

不是很熟悉，不过要看你时钟信号的频率，单端还是差分，允许的时延多少等等。