发新帖我要提问
返回列表
打印

紧急求助:关于光耦干扰

[复制链接]
3683|14
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
小研究|  楼主 | 2007-12-14 12:27 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
光耦, 信号, dc, VDC, CPU
小弟在现场发现了一个问题,感觉所用的6N136干扰特别严重.如图,左侧是从外部进来的信号,VCC2为外部提供的12VDC电源,ERRIN1代表的是系统外部的错误信号.当系统正常时,该信号应该为低,0电平,用示波器检测大概有1V左右,12VDC大概有11.8V。但实际情况是，系统偶尔会监测到ERRIN1的正电平，从而出现错误。而将ERRIN1强行接到12VDC的地上，就从来不会出现问题，因此可以肯定不是软件的问题，而是来自于干扰。右侧的ERR1接到CPLD，再送给CPU，CPU中连续判断ERR1信号4次不变才认为是确切信号。可是尽管这样，仍然会发现误报。恳请熟悉光耦的高手们给些指点，该怎么样才能杜绝这种干扰。
感激不尽。急！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
赤铸| | 2007-12-14 12:33 | 只看该作者

ERRIN1“大概有1V左右”，这样能可靠吗？

光耦的LED的导通电压也就1V左右。
ERRIN1平时应接近0V，要根据ERRIN1信号源情况采取措施
12VDC在哪里？

使用特权

评论回复 赏
板凳
小研究|  楼主 | 2007-12-14 13:11 | 只看该作者

回楼上的高手

1V应该不影响光耦的导通吧?即便是1V的输入,与12V仍然有11V的压差,难道这不足以导通光偶的左侧吗?
12VDC是外部的电源信号,大概有80米的距离.
谢谢

使用特权

评论回复 赏
地板
小研究|  楼主 | 2007-12-14 13:14 | 只看该作者

改动R68有好处吗

我感觉将R68改小一些,比如1K,这样可以使得左侧导通电流大些,这样是否可以增强防止干扰?

使用特权

评论回复 赏
5楼
赤铸| | 2007-12-14 13:40 | 只看该作者

前面是理解错误＋断句错误，呵呵

看成了“……该信号应该为低,0电平。用示波器检测大概有1V左右，12VDC大概有11.8V”

ERRIN1强行接到12VDC的地不出问题，说明干扰作用在左侧。
还是要看ERRIN1的信号源是什么。如果是OC输出的晶体管之类，压降达到1V，说明导通不充分。
应该先定位故障，用示波器监测ERRIN1本身，看是否真有正脉冲出现

使用特权

评论回复 赏
6楼
infree| | 2007-12-14 13:55 | 只看该作者

增加导通电流肯定会增强抗干扰能力的

还有建议正常时光耦是不导通的，因为正常的时间多，如果使用多个这种电路，可以节省功耗。

使用特权

评论回复 赏
7楼
hellomcu| | 2007-12-14 14:29 | 只看该作者

抗干扰都是麻烦事

  是因为ERRIN1是在杂波毛刺，当杂波毛刺的高电平时间满足6N136的导通时间时，光藕输出为高。这个时间够长时，CPU即检查到有效信号，但实际是错误的信号。
     杂波通常是高不是低，建议你把光藕的用法反过来用，在光藕的输入两端加接分压电阻，当输入的信号为真实的0时，分压电阻的分压电压才可以让光藕导通有效（有一个范围的）。    
     如果用法不能改，有条件的话就在信号线上加磁珠，把程序的采样时间加长。
相关链接:http://shop35088126.taobao.com

使用特权

评论回复 赏
8楼
awey| | 2007-12-14 14:42 | 只看该作者

问题在前端，描述要详细

80M是什么意思？VCC2，信号和地都是80M外加入的？

使用特权

评论回复 赏
9楼
chunyang| | 2007-12-14 15:00 | 只看该作者

你要先监看一下ERRIN1的波形

分析故障信号和杂波，然后才好确定有针对性的解决方案。

使用特权

评论回复 赏
10楼
sz_kd| | 2007-12-14 15:12 | 只看该作者

不是6N136的3脚固定接地吗

2脚接脉冲信号控制的吗

使用特权

评论回复 赏
11楼
jingstaphy| | 2007-12-19 10:06 | 只看该作者

最好的办法

光藕不可以，可以用ADUM信号隔离芯片替代，绝对好使

使用特权

评论回复 赏
12楼
小研究|  楼主 | 2007-12-19 18:21 | 只看该作者

感谢各位高手的指点

下面我说说现场的情况。因为当时上网已经不太方便了，所以未能及时上网来看看各位高手的答复。虽然最后现场的情况已经不再误报，但是从示波器的结果来看，事实上这个问题仍未彻底解决。示波器显示仍然有一定的干扰，只不过幅值比以前要小的多了。现场的做法是7、5之间接一104电容，结果不够理想，随后又在3对12V GND地接一104电容，才得到了控制。干扰源来自于该光偶的下面另3个光偶，同样为136，只不过接受ERRIN的是输入，而另3个光偶是输出信号，输出信号的频率为10K，所有的光偶都是用的外部的12V电源和地。干扰信号的频率也是10K，但示波器显示电源非常平稳，因此干扰不是在这一端形成的，而是在另一端（提供12VDC的一端，发出ERRIN信号，接受3路10KHZ的信号）形成的，但在这一端得到了放大。
抛开另一端的电路不说，从这一端136的用法来看，是否有问题？该怎么样才能改进呢？因为小弟下面要重新做板了，希望在新板上可以杜绝这个问题。
谢谢。

使用特权

评论回复 赏
13楼
尤新亮| | 2007-12-19 22:48 | 只看该作者

主要应该"看ERRIN1的信号源是什么"电路

前面高手已经提示了

使用特权

评论回复 赏
14楼
zjp8683463| | 2007-12-20 09:15 | 只看该作者

在光耦的2个电源边上都要加去耦电容

R68为1.5K,那么If=7.5mA左右,I/O对7.5mA灌电流是否能够承受?

是否是7.5mA灌电流导致I/O输出不到0V?

还有EN脚和电源连起来

使用特权

评论回复 赏
15楼
sweethally| | 2007-12-20 09:43 | 只看该作者

路过,学习

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小研究

153

主题

869

帖子

8

粉丝