群脉冲干扰

登录 · 发表于 2011-10-10 21:11

本帖最后由 yhf311 于 2011-10-12 09:52 编辑

如图所示电路是电表的一部分电路，A_EOUT1，R_EOUT1为计量芯片有功，无功脉冲管脚，A_EOUT，R_EOUT为单片机管脚，该系统的电源与外部输入220不隔离，现在在做群脉冲实验过程中发现，当我在JACT接上脉冲计数器情况下，给电表带上负载，出现走电量加快情况，即A_EOUT出现低电平脉冲干扰，导致单片机管脚误判断为计量芯片输出，但同样的，当我不接脉冲计数器，或者电表不加负载，均不出现这种情况，由于在做群脉冲，无法用示波器观察，哪位大侠有这方面的经验，指点下。（脉冲计数器接入形式是自身接到220V电网上，然后通过金属夹子接到表的JACT处）
补充的了测试系统的连接情况，其中三相表的零线与内部的地连在一起的，脉冲计数器零线与JCOMM也是公地的，现在的情况是，接入脉冲计数器后，就会对三相表的有功脉冲信号出现干扰，现在按照实验的现象来看的话，是在A-EOUT为低电平时，干扰导致A-EOUT出现尖峰高电平，引起了单片机管脚的误判断（单片机对该信号是用中断的，低电平有效）

发表于 2011-10-11 08:36

自己顶一下。

发表于 2011-10-11 13:03

很有可能是计量部分布线问题，精度跳变多少？不加负载做群脉冲实验时，脉冲灯是否会偶尔亮一下？最好仔细检查计量部分PCB的敷地。

发表于 2011-10-11 14:07

现在把R28改为0.1UF电容后，可以消除影响了，后续我有时间再把整个问题详细描述下。

发表于 2011-10-11 14:35

你的改动让我觉得很不可理解

发表于 2011-10-11 15:30

呵呵，其实有光耦在的话，通过10K电阻上拉已经是多余的了，然后在群脉冲干扰下，如何把干扰引出去，我试了两种方法，一种是通过电容接地，还有一种是通过电容接VCC，所以就有了上面这种情况。

发表于 2011-10-11 16:35

有点难以理解

登录 · 发表于 2011-10-11 16:47

以下是快速瞬变脉冲群实验设备的原理图：

发表于 2011-10-11 16:50

我觉得要解决群脉冲引起的EMC问题，首先需要了解群脉冲发生器的工作原理，上面就是一个简单的原理图和原理描述，但是我只能说这个介绍太言简意赅了，无法看明白，希望哪位大侠过来详细解释下

发表于 2011-10-11 19:39

必要对输入信号做抑制处理，增加TVS钳位，看你电路并没有对光耦后的信号进行上下拉处理，这样在做实验的时候很容易出现被干扰的问题，上下拉就是为了让信号处于明确得状态，没有上下拉，或者上下拉电阻过小，就会处于一个小干扰源就改变了信号的状态。

发表于 2011-10-11 21:10

TVS是作为ESD和浪涌防护的。
脉冲群主要还是电源输入，信号输入要由共模防护手段。

LZ这个应该是如他自己在6楼所说，设计不合理。

发表于 2011-10-11 21:15

在电源输入端加抗干扰措施，同时信号线做上下拉处理。

发表于 2011-10-11 21:30

回10楼，光耦后端的上拉电阻是有检测脉冲设备提供的，因此在表上是没有上拉的，我现在希望大家根据我在八楼的资料，讲解下脉冲群设备如何产生干扰信号，又是如何确定产生的干扰信号是共模干扰，以及该信号如何作用于测试设备引起EMC问题的，可能这个要求比较高，但还是希望有大侠可以细心讲解下，我想理解了这些，对大家在设计中出现的EMC问题，应该可以有针对性的进行处理了

发表于 2011-10-12 09:53

补充了各设备之间的连接情况，请大家帮忙分析下

群脉冲干扰

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

浏览过的版块

七世轮回

技术领袖奖章

突出贡献奖章

沉静之湖泊

核心会员奖章

坚毅之洋流

十世金身

无冕之王奖章

奔腾之江水

技术导师奖章