N76E003开发笔记(关于使用N76E003过程遇到的问题)

void Send_Data_To_UART0(uint8_t c)

{

    TI = 0;   

    SBUF = c;

    while(TI==0);

}

void SerialPort0_ISR(void) interrupt 4

{

    if (RI==1)

    {                  /* if reception occur */

       clr_RI;       /* clear reception flag for next reception */

    }

    if(TI==1)

    {

       clr_TI;        /* if emission occur */

    }

}

void Send_Data_To_UART1(uint8_t c)

{

    TI_1 = 0;

    SBUF_1 = c;

    while(TI_1==0);

}

void SerialPort1_ISR(void) interrupt 15

{

    if (RI_1==1)

    {                          /* if reception occur */

       clr_RI_1;           /* clear reception flag for next reception */

    }

    if(TI_1==1)

    {

       clr_TI_1;           /* if emission occur */

    }

}

void MODIFY_HIRC_16588(void)

{   

    unsigned char hircmap0,hircmap1;

    unsigned int    trimvalue16bit;

    set_IAPEN;   

    IAPAL = 0x30;      

    IAPAH = 0x00;      

    IAPCN = READ_UID;   

    set_IAPGO;   

    hircmap0 = IAPFD;   

    IAPAL = 0x31;      

    IAPAH = 0x00;   

    set_IAPGO;   

    hircmap1 = IAPFD;  

    clr_IAPEN;      

    //hircmap1 = hircmap1&0x01;   

    trimvalue16bit = ((hircmap0<<1)+(hircmap1&0x01));  

    trimvalue16bit = trimvalue16bit - 15;  

    hircmap1 = trimvalue16bit&0x01;  

    hircmap0 = trimvalue16bit>>1;   

    BIT_TMP=EA;

    EA=0;

    TA=0XAA;   

    TA=0X55;  

    RCTRIM0 = hircmap0;  

    TA=0XAA;   

    TA=0X55;  

    RCTRIM1 = hircmap1;

    EA=BIT_TMP;

}

void InitialUART0_Timer1(UINT32 u32Baudrate)    //T1M = 1, SMOD = 1

{

    SCON = 0x52;     //UART0 Mode1,REN=1,TI=1

    TMOD |= 0x20;    //Timer1 Mode1

    set_SMOD;        //UART0 Double Rate Enable

    set_T1M;

    clr_BRCK;        //Serial port 0 baud rate clock source = Timer1

#ifdef FOSC_160000

    //TH1 = 256 - (1000000/u32Baudrate+1);               /*16 MHz */

    TH1 = 256 - (1036750/u32Baudrate+1);         /*16.588 MHz */

       //TH1 = 256 - (1037500/u32Baudrate+1);         /*16.6 MHz */

#endif      

#ifdef FOSC_221184

    TH1 = 256 - (1382400/u32Baudrate);                /*22.1184 MHz */

#endif

    set_TR1;

}

void InitialUART1_Timer3(UINT32 u32Baudrate) //use timer3 as Baudrate generator

{

              P02_Quasi_Mode;        //Setting UART pin as Quasi mode for transmit

              P16_Quasi_Mode;        //Setting UART pin as Quasi mode for transmit

             SCON_1 = 0x50;        //UART1 Mode1,REN_1=1,TI_1=1

           T3CON = 0x08;          //T3PS2=0,T3PS1=0,T3PS0=0(Prescale=1), UART1 in MODE 1

              clr_BRCK;

#ifdef FOSC_160000

              //RH3    = HIBYTE(65536 - (1000000/u32Baudrate)-1);            /*16 MHz */

              //RL3    = LOBYTE(65536 - (1000000/u32Baudrate)-1);                     /*16 MHz */

              RH3    = HIBYTE(65536 - (1037500/u32Baudrate));           /*16.6 MHz */

           RL3    = LOBYTE(65536 - (1037500/u32Baudrate));                    /*16.6 MHz */

#endif

#ifdef FOSC_166000

              RH3    = HIBYTE(65536 - (1037500/u32Baudrate));                  /*16.6 MHz */

              RL3    = LOBYTE(65536 - (1037500/u32Baudrate));                           /*16.6 MHz */

#endif

    set_TR3;         //Trigger Timer3

}

void Enter_IAP(void)

{

    DEBUG("enter iap\r\n");

    default_config[0] &= ~0x80;

    program_config(BYTE_PROGRAM_CONFIG, default_config, 4);

//    Delay10us(20);

    BIT_TMP=EA;

    EA=0;

    TA = 0xAA;

    TA = 0x55;

    CHPCON |= SET_BIT1;     // set boot from LP

    TA = 0xAA;

    TA = 0x55;

    CHPCON |= 0x80;     //  software reset enable

    EA=BIT_TMP;

}

void TM0_Init(void)

{            

    clr_TR0;                 //stop timer0 (if want reset TH0 or TL0,must clr TR0)

       TH0=TL0=0;          //interrupt timer 5.92 ms

       set_TR0;                //Start timer0

       IE = 0x92;             //EA=1, ES=1,ET0=1

}

clr_BODEN; //关闭BOD欠压检测（通过代码关闭未验证，但在下载程序时取消该选项功耗降低明显）

clr_HIRCEN ;//关闭高速HIRC时钟（未使用）

clr_CLOEN; //关闭系统时钟输出（未验证）

clr_ADCEN;//关闭adc模块（已验证，有效防止漏电）

#define CLR_ADC     P04_Input_Mode;clr_ADCEN;clr_ADCS