打印

夏宇闻-verilog经典教材

[复制链接]
378|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
dameihuaxia|  楼主 | 2020-10-4 13:35 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
雷北城| | 2020-10-8 17:05 | 只看该作者
谢谢分享,学习了!

使用特权

评论回复
板凳
zjsx8192| | 2020-11-5 18:11 | 只看该作者
task shift_in;
                output[7:0] shift_t;       
               
                begin
                        @(posedge SCL) shift_t[7] = SDA;
                        @(posedge SCL) shift_t[6] = SDA;
                        @(posedge SCL) shift_t[5] = SDA;
                        @(posedge SCL) shift_t[4] = SDA;
                        @(posedge SCL) shift_t[3] = SDA;
                        @(posedge SCL) shift_t[2] = SDA;
                        @(posedge SCL) shift_t[1] = SDA;
                        @(posedge SCL) shift_t[0] = SDA;
。。。。。。。。。。。。。。。。。。。。。
这个代码段在ise中编译不过

使用特权

评论回复
地板
123654789| | 2020-11-5 22:52 | 只看该作者
顶顶顶顶顶顶顶顶

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

298

主题

298

帖子

1

粉丝