发新帖我要提问
12
返回列表
打印

GSM和大家一起学习Verilog HDL

[复制链接]
楼主: GoldSunMonkey
手机看帖
扫描二维码
随时随地手机跟帖
21
GoldSunMonkey|  楼主 | 2012-3-10 19:51 | 只看该作者 回帖奖励 |倒序浏览
顶猴版!学verilog几个月了,以前上学时接触过一点
xtaylg 发表于 2012-3-10 13:45
我的名声好大啊

使用特权

评论回复
22
flexman| | 2012-3-10 21:55 | 只看该作者
可以仿真啊?仿真才好玩。

使用特权

评论回复
23
GoldSunMonkey|  楼主 | 2012-3-10 23:46 | 只看该作者
可以仿真啊?仿真才好玩。
flexman 发表于 2012-3-10 21:55
真正的是调板才好玩

使用特权

评论回复
24
huangfeng1007| | 2012-3-11 10:03 | 只看该作者
在时钟上升沿,如果复位信号有效,则复位为0,如果复位信号无效,则计数器需要加一。

使用特权

评论回复
25
GoldSunMonkey|  楼主 | 2012-3-11 10:58 | 只看该作者
在时钟上升沿,如果复位信号有效,则复位为0,如果复位信号无效,则计数器需要加一。
huangfeng1007 发表于 2012-3-11 10:03
灌水?

使用特权

评论回复
26
cwfboy| | 2012-3-11 14:59 | 只看该作者
mark

使用特权

评论回复
27
GoldSunMonkey|  楼主 | 2012-3-11 17:04 | 只看该作者
mark
cwfboy 发表于 2012-3-11 14:59
嘿嘿,一起学习啊

使用特权

评论回复
28
xuehua230| | 2012-3-11 20:38 | 只看该作者
猴哥,我来了。

使用特权

评论回复
29
xd54622| | 2012-3-15 10:58 | 只看该作者
占个位置

使用特权

评论回复
30
zjsyjbb| | 2012-3-17 12:59 | 只看该作者
跟着猴哥学习,猴哥我们这学期学verilog HDL...以后不懂可以问猴哥了...

使用特权

评论回复
31
Million-Leo| | 2012-3-17 18:30 | 只看该作者
顶啊,目前也在学习Verilog

使用特权

评论回复
32
a1b2c8d9| | 2012-3-17 20:01 | 只看该作者
改初值。。。

使用特权

评论回复
33
GoldSunMonkey|  楼主 | 2012-3-18 00:03 | 只看该作者
;P

使用特权

评论回复
34
c1apton| | 2012-3-18 10:04 | 只看该作者
最大值13的话上升沿的时候小于13就继续计数,已经是13了的话就回到初值重新计数,对吗?

module count4(out,reset,clk);
output[3:0] out;
input reset,clk;
reg[3:0] out;
always @(posedge clk)
begin
  if (reset) out<=0;
   else if(out==13) out<=0;
  else out<=out+1;
end
endmodule

使用特权

评论回复
35
GoldSunMonkey|  楼主 | 2012-3-18 18:05 | 只看该作者
嗯,我觉得是如此。

使用特权

评论回复
36
mydream123| | 2012-3-29 22:09 | 只看该作者
完了?

使用特权

评论回复
37
GoldSunMonkey|  楼主 | 2012-4-1 11:46 | 只看该作者
完了?
mydream123 发表于 2012-3-29 22:09
太忙。

使用特权

评论回复
38
wdliming| | 2012-4-16 18:34 | 只看该作者
顶一个!我也学习学习!!

使用特权

评论回复
39
swe21| | 2012-4-20 17:04 | 只看该作者
一起学习哈,支持下猴哥哈

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则