一个简单的案例研究：电源时序控制
随着混合信号电路变得无处不在，单一PCB上的多电源需求也变得非常普遍。
精密放大器可能会成为这种状况的受害者。图1显示了一个配置成差分放大器的运算放大器。放大器通过RSENSE检测电流，并提供与相应压降成比例的输出。必须采取措施，确保由R3和R4构成的分压器将输入偏置在额定IVR范围内的某处。如果放大器的电源电压不是从VSY, 获得,并且VCC在VSY,之后出现，则A1反相输入端的电压为：
V_ = VSY-(I_ × R1) (1)
图1：差分放大器高端电流传感器。如果VSY先于VCC,上电，放大器的输入电压或电流可能会超过数据手册规定的最大值
其中I_ 由无电源时A1的输入阻抗决定。如果放大器不包含过压处理设计，则最有可能的电流路径是通过ESD二极管、箝位二极管或寄生二极管流向电源或地。如果此电压超出IVR范围，或者电流超过数据手册规定的额定最大值，器件可能会受损。
ADA4091和ADA4096, 等过压保护放大器所用的ESD结构不是二极管，而是DIAC 器件（双向“交流二极管”），这使得此类放大器即使没有电源也能承受过压状况。
运算放大器中的故障状况
图2显示了一个N沟道JFET输入级 (J1, J2, R1, and R2), 后接一个第二增益级和输出缓冲器(A1)。当开环放大器在其额定IVR范围内时，差分输入信号 (VIN+– VIN–)与VDIFF.180度异相。连接为单位增益缓冲器时（如图所示），如果VIN+的共模电压超过放大器的IVRJ1’的栅极-漏极进入未夹断状态并传导整个200μA级电流。只要J1’的栅极-漏极电压仍然反向偏置VIN+的进一步增加就不会导致 VDIFF变化 (VOUT仍然处于正供电轨). 然而，一旦J1’的栅极-漏极变为正偏，VIN+的进一步增加就会提高A1反相输入端的电压，导致输入信号与VDIFF之间发生不需要的反相。
图2：N沟道JFET输入运算放大器结构示意图
图3显示了A1输出端反相的一个示例。与双极性输入放大器不同，JFET放大器的输入未箝位，因而易发生反相。CMOS放大器的栅极与漏极电隔离，一般不会发生反相。如果确实会发生反相，运算放大器制造商一般会在数据手册中说明。下列条件下可能发生反相：放大器输入端不是CMOS，最大差分输入为VSY, 数据手册未声明不会发生反相。虽然反相本身不是破坏性的，但它能导致正反馈，进而使伺服环路不稳定。
图3：当VIN超过额定IVR时，输入反相导致放大器输出负值
系统设计师还必须关注放大器输入超出电源范围时会发生什么。这种故障状况通常发生在电源时序控制导致一个源信号先于放大器电源激活时，或者在开启、关闭或工作中电源出现尖峰时。对于大多数放大器，这种状况是破坏性的，尤其是如果过压大于二极管压降。
图4显示了一个带ESD保护二极管和箝位二极管的典型双极性输入级。在缓冲器配置中，当VIN+超过任一电源轨时，ESD和箝位二极管就会正偏。这些二极管的源极阻抗非常低，源极支持多少电流，二极管就能传导多少电流。精密放大器AD8622提供少许差分保护，输入端串联500 Ω电阻，施加差分电压时，该电阻可限制输入电流，但它只能在输入电流不超过额定最大值时提供保护。如果最大输入电流为5 mA，则允许的最大差分电压为5 V。注意，这些电阻并不与ESD二极管串联，因而无法限制流向电源轨的电流（例如在过压期间）。
图4：带ESD和差分保护二极管的双极性输入级
图5显示一个无保护双极性运算放大器在同时施加差分输入和过压情况下的输入电流与电压的关系。一旦施加的电压超过二极管压降，电流就可能损害、降低运算放大器的性能，甚至破坏运算放大器。
图5：差分输入电压超过二极管压降时的运算放大器输入电流
|
楼主
