晶体管电路的仿真分析

只看该作者 · 2023-1-18 19:49

本帖最后由 kk的回忆于 2023-1-18 19:51 编辑

#申请原创#
@21小跑堂 @21小跑堂

电路设计中，三极管的应用是必不可少的。尤其是简单的开关电路，三极管是首选的。百度一下，就是这种NPN型三极管和PNP三极管的开关电路。下面电路中R48是负载电阻，都是接在三极管的集电极上面，从下面电路中简单分析，只要基级电阻R47和集电级电阻R48选择合适，就可以让三极管工作在深度饱和区，当控制信号高电平的时候，输出电压信号DO1C和DO2C可以是0.1V以下，确保输出电压是接近到GND；

那么负载电阻可以接在三极管的发射极吗？
网络是也有网友对这个问题做了一些讨论，感到疑惑才会提问的；所以想定性分析下，这种反过来接的电路到底行不行，有没有应用的场合；

这种小电路通过仿真，是最快得到结果的，尤其是仿真模型准确的时候，得到结果基本和实测的结果是一致的；以BC857A的PNP三极管举例说明，当负载R4接在三极管的发射级，控制信号低电平的时候，输出信号out接近0.7V。
查看BC857A的datasheet，在T=25度的时候，EB之间的压降是VEB=0.62V。如果三极管要导通工作，控制信号低电平，还有基级电流流过R6=1K（流过R5的电流很小，可以忽略流过R5的电流）这就导致Vout=VEB+Ib*R6，因此无论基级电流多么小，输出电压Vout会高于VEB=0.62V，很明显三极管没有工作在深度饱和区，在三极管的EC之间还会有比较大的压降，如果该输出信号会被其他MCU检测使用，MCU低电平的阈值一般是0.3*VCC=0.9V。一旦电路参数设计的不合理，就很有可能Vout＞0.3*VCC=0.9V，让MCU检测不到低电平；
对于PNP三极管，负载电阻接在发射极，三极管不会工作在深度饱和区；

对于NPN三极管也是一样的，也会导致Q4工作在饱和区。在轻载的时候，流过Q4的电流小，基本输出电压就是控制信号减去BE的压差，就在4.3V左右；

如果负载是重载，那么就会让Q4在饱和区转变到放大区，不仅会导致Q4的损耗极大，温升很高，还会让输出电压跌落很多；
通过仿真可以清晰的看到，此时Q4的功耗达到1.2W，输出电压已经降低到1.8V左右。这种电路已经不具备应用条件。此时需要提高基级电压，提高到10V，就需要设计charge pump电路，保证Q4工作在深度饱和区。

对于NMOS和PMOS的分析也是一样的，负载电阻接在漏极的。
由于PMOS的导通电阻一般是大于NMOS，对于大电流的电路，尤其是几十安培的，使用NMOS电路更加合适，NMOS的导通损耗更低。
下面的仿真电路，V10信号是MCU发出的PWM信号，经过简单的二极管升压电路，就可以将MOS管的栅极电压提高到15.6V，15.6V=10+3.3+3.3-0.4*4≈15V，此时就可以保证MOS管工作在深三极管区，降低MOS管的功耗；

通过简单分析，将负载接在发射级还是集电级应该都是可以的：
如果三极管需要工作在深度饱和区，控制电压小于电源电压，那么负载接在集电极
如果控制电压大于电源电压，负载接在发射极也是可以的；
需要根据实际电路实际应用，不要直接借用电路；