发新帖本帖赏金 30.00元(功能说明)我要提问
返回列表
打印
[技术讨论]

CPU加压超频的原因是什么

[复制链接]
328|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
CPU超频可以带来极致体验,打游戏打的酣畅淋漓。对于超频,如果有极速的冷却技术,发热量不是问题,那么电压随便加,CPU确实可以无限超频,也就不用担心超频带来的蓝屏死机等问题。在不考虑功耗发热的前提下,加压可以超频的原理可以讨论下。
超频不能持续增加的原因是时延,也就是信号每经历一个晶体管,都会有延迟,体现在信号上上面就是上升时间和下降时间的增加,当上升时间和下降时间在信号周期中的占比超过阈值,就会导致信号计算出现紊乱。所以要解决时延造成的问题,就要减小上升时间和下降时间在信号周期中的占比,那这个时候就可以增大电压,就可以让上升时间“爬”的久一点,从而下降时间也可以“滚”的久一点。为了验证这个想法,自然也是可以通过实验来验证的。
信号发生器产生一个信号给反相器链,示波器同时检测输入信号,和经过反相器链延迟的输出信号。
将信号发生器设计为1MHz,占空比50%发方波,幅值开始为3V,随后不断升高信号发生器的幅值,然后升高到10V的方波。
随后测试输入信号和输出信号之间的延迟时间,会发现一个有趣的现象
方波输入3V,延迟190ns;方波输入4V,延迟140ns;方波输入5V,延迟124ns
方波输入6V,延迟100ns;方波输入7V,延迟88ns; 方波输入8V,延迟80ns
方波输入9V,延迟73ns; 方波输入10V,延迟70ns
出现这个现象,是由于反相器的CMOS电路决定。尽管我们认为晶体管的饱和区是开关特性器件,但毕竟不是理想开关。晶体管从截止转向饱和的过程(也就是从断到开),是需要时间的,这个过程可以简单近似看作是RC充电的过程。其中R1看作是晶体管的导通电阻Rds,电容C1看作是负载电容和下管Cds的等效电容。
转化为RC充放电电路,分析问题就比较简单了,时间常数τ=R*C,只要电阻和电容越小,充电时间就越小。对于晶体管,电源电压越高,在导通过程,晶体管的沟道电阻会越小,所以充放电时间就会缩短。还有一个原因是,对于阶跃响应的斜率正比于输出的最终值,如果加一个大的输入阶跃,则输出上升更抖,这是线性系统的基本特质。下图是通过对RC的充电仿真,相同的阶跃激励,上升时间和下降时间都相同,只是稳态电压V1=3VV2=9V
在相同的时间t=1.11ms左右,节点1的电压2V,节点2的电压是6V。也就是说节点2达到电压2V只需要1ms。相比节点1速度快了110us的。所以增高电压,就会优化传输延时。加的电压越高,门延时就会越来越小。这也反映了超频需要加电压。
但是这个等效的RC延时不会随着电压的增加而一直减小,这是由于等效电容收到晶体管生产制程的影响,不会一直减小,随着电压增加到一定值,电容值也就稳定不变。而等效沟道电阻最终也会趋向于定值。所以超频的时候,不会出现一直加电压一直超频。

53347645b8eb14984a.png (98.78 KB )

53347645b8eb14984a.png

18179645b8eb8895e9.png (25.58 KB )

18179645b8eb8895e9.png

48314645b8ec0aa234.png (12.38 KB )

48314645b8ec0aa234.png

84460645b8ec694e6d.png (53.38 KB )

84460645b8ec694e6d.png

使用特权

评论回复

打赏榜单

21ic小管家 打赏了 30.00 元 2023-06-07
理由:签约作者奖励

发新帖 本帖赏金 30.00元(功能说明)我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

66

主题

561

帖子

6

粉丝