|
（1）时钟(Clock)/复位(Reset)信号/读写（Rd/We） a.在布线层数允许的条件下，表层时钟/复位布线且扇出长度≤500mil（关键时钟表层布线≤200mil）。 b.尽量布在GND 相邻层，有完整地平面作回流，避免跨分割平面。 c.晶振及时钟驱动电路器件区域无其它信号线穿过，晶振器件面铺地铜，添加适当地孔，无阻抗控制时，时钟线应适当加粗。 d.时钟线/复位线/读写（Rd/We）的线距应满足3W 原则，即线边缘距≥2 倍的线宽，远离其它信号，特别是不同时钟信号之间更要拉开距离。 e.必要时需包地，地线须每隔一段距离打过孔(建议2000mil 以内)。 f.走线短、直、尽量少换层，必须换层时（当时钟信号/复位信号换层且回流参考平面也改变时）推荐在时钟线/复位线换层过孔旁布一些接地过孔，确保回流通道。 h.时钟线/复位线与I/O接口的间距≥1000mil；布线距板边300mil 以上 i.时钟线/复位线若出于增加测试点的需要，则线头长度≤500mil。 （2）差分(Differential Pair)信号 a.满足差分阻抗要求且不同的差分线分组走线且易于区分。 b.同一差分对的两条线要完全平行，两根线中间不能有过孔或其它信号，对内误差为±2mil。 c.走线短、直、尽量少换层，必须换层时，两信号一起换到同层（可在换层处添加些伴地孔）。 d.规定层面布线，相邻两层不可平行走线，尽量布在GND相邻层，不能跨分割线。 e.远离其它信号线，满足5W间距，自身间距须严格按要求处理。 f.绕线时必须两根同时进行，须等幅等距，不要在BGA、插装连接器、插座等器件内部绕等长。 （3）模拟信号（Analog signals） a.降低损耗，走线尽量短、直、粗（8-15mil），避免换层。 b.尽量扩大线间距，至少满足3W原则，依据不同的频率适当调整。 c.在空间满足的情况下所有的信号都要做包地处理，包地线距离信号线边缘间距保持在1.5W(建议范围变化不超过1W-2W)。 d.在自身布局区域内完成布线，远离数字信号。 （4）射频/天线信号 a.射频天线下方的PCB板需要净空，不能覆铜，射频天线附近不放置金属器件、金属化孔等。 b.射频走线周围需要覆铜，覆铜要按照技术手册规范进行，最好实心覆铜。 c.射频走线周围多打不规则的GND过孔。 d.射频走线周围尽量不要有其余信号线且相邻内电层隔离掏空，一般为线宽的5倍。 e.射频线50欧姆阻抗匹配，不允打孔，交叉，特殊情况单独讨论。 f.在射频线宽比IC器件管脚的宽度大比较多的情况下，接触芯片的线宽采用渐变方式。 g.射频主信号的元器件尽可能采用一字形布局，但是由于PCB板和腔体空间的限制，很多时候不能布成一字形，这时候可采用L形，有时候实在避免不了的情况下，尽可能拉大输入和输出之间的距离，至少1.5cm以上。 h.地线尽可能粗。在有条件的情况下，PCB的每一层都尽可能的铺地，并使地连到主地上，多打地过孔，尽量降低地线阻抗。
| 
楼主
标题置顶
标题高亮
