为什么MCU在ADC采样时IO口有毛刺？

发表于 2024-10-6 19:46

硬件方面，降低雨的等效电阻应该会有所改善。

发表于 2024-10-9 14:59

你可以增加滤波电容试试

发表于 2024-10-16 07:54

主要是内部采样电容造成的

发表于 2024-10-16 08:05

设计PCB时，尽可能减小IO线路长度和接触电阻，以减少电路中的信号反射和干扰，从而降低毛刺的幅度。

发表于 2024-12-2 15:54

在使用MCU内部的ADC进行信号采样时，出现IO口波形的毛刺现象是非常常见的。

发表于 2024-12-2 15:54

在很多MCU中，ADC采样电路的工作原理可以简化为一个开关、电阻和电容的组合。具体来说，ADC的采样保持电路大致可以等效为以下结构：

开关：控制信号源和采样电容之间的连接。
采样电阻：在一定程度上决定了信号源的阻抗。
采样电容：用于在ADC转换开始时保持输入信号的电压。
当ADC触发开始采样时，开关闭合，外部信号会通过采样电阻充电或放电到采样电容。这一过程使得电容的电压逐渐跟随外部信号变化，直到电容电压稳定并准备好进行ADC的转换。

发表于 2024-12-2 15:55

ADC的开关并不是一个理想的“开/关”开关。当开关关闭时，电容和采样电阻相当于把外部信号源和内部电路连接起来，这可能引起外部信号在短时间内发生电压波动，表现为一个瞬间的毛刺。

电容充电过程：当开关闭合时，采样电容开始充电或放电，以便跟随外部信号的电压变化。如果信号源的阻抗较高或电容较大，电容充电的速度可能较慢，导致采样过程中电压波动较为显著。

发表于 2024-12-2 15:56

如果信号源的阻抗比较高，电容的充放电过程会比较慢，从而容易产生毛刺。如果信号源阻抗较低，电容充电的过程较快，毛刺会比较小或几乎没有。

发表于 2024-12-4 23:40

因为adc的输入引脚有一个采样电容，

发表于 2025-1-14 08:15

物理定位那些需要连续翻转的数字i/o，使其远离adc采样通道。

发表于 2025-1-16 23:07

这个问题是前段时间发现的。那时候电源线也会周期性的出现。我以为是供电问题。

发表于 2025-1-17 20:21

变相增加采样时间，将采样电容充电到正确的电位。

发表于 2025-1-19 15:33

这个小故障能从软件上避免吗？

发表于 2025-1-19 20:11

由一堆串联电阻实现的t adc，

发表于 2025-1-21 16:24

过来学习一下

发表于 2025-1-24 09:46

该阶段将增加采样时间，以将采样电容充电至正确的电位。,,

发表于 2025-1-24 20:42

采样稳定中的毛刺

发表于 2025-2-5 23:13

加个滤波电容会不会更好？

发表于 2025-2-8 09:13

可以通过外部硬件电路和配置ADC采样频率来降低该毛刺现象

发表于 2025-2-11 17:12

如果有故障，是否需要过滤？

[通用 MCU] 为什么MCU在ADC采样时IO口有毛刺？

浏览过的版块

技术奇才奖章

以坛为家

欢快之小溪

社区建设奖章

十世金身

技术导师奖章

坚毅之洋流

精英会员奖章

技术新星奖章