为什么MCU在ADC采样时IO口有毛刺？

发表于 2024-5-7 19:38

这和ADC输入引脚上的采样保持电容有关系，电容充放电过程导致的。

发表于 2024-5-7 22:11

当ADC进行采样时，它可能会在IO口上引起电磁干扰，尤其是在高频率或高分辨率的ADC中更为常见。
这种干扰可以表现为短暂的电压脉冲或毛刺，特别是在转换开始或结束时。

发表于 2024-5-8 13:50

实现阻抗匹配。

发表于 2024-5-8 17:16

ADC采样过程中可能会在地线上产生瞬时电流，从而引起地电位的变化。如果IO口和ADC共用地线，那么IO口上可能会观测到这种变化。

发表于 2024-5-8 20:34

调整采样保持时间、优化电路布局以减少信号干扰、或者采用更精确的ADC采样技术等。

发表于 2024-5-9 06:31

采样电容与外部信号之间的电压差在量化噪声范围内。

发表于 2024-5-9 11:19

MCU 的数字逻辑在执行转换时可能会产生噪声，尤其是在高速操作时。这些噪声可能通过 IO 口反射到外部电路，导致毛刺的出现。

发表于 2024-5-10 07:51

是不是一个 ADC 实现了一串串电阻器

发表于 2024-5-10 23:08

建议添加滤波电容器以实现稳定转换

发表于 2024-5-13 07:39

这是因为芯片管脚内部有一个采样电容的充放电引起的。

发表于 2024-5-14 07:50

ADC采样引脚内部有一个充放电采样电容，可以在引脚外部放一个小电容。

发表于 2024-5-15 00:44

保持需要从 ADC 采样通道物理上不断翻转的数字 i/OS。

发表于 2024-5-23 07:55

该相位增加了采样时间，使采样电容器充电到正确的电位。

发表于 2024-5-24 07:45

这个主要是因为IO引脚内部的充放电电容引起的

发表于 2024-5-24 14:55

硬件方面的话减小RAIN那个等效电阻应该可以改善。

发表于 2024-5-24 18:05

为了从硬件和软件两方面优化单片机的扩展性能，需要考虑几个方面的优化问题。一般来说，软件是首选，然后硬件优化是必要的

发表于 2024-5-27 12:59

可以增加滤波电容进行尝试

发表于 2024-5-28 08:00

因为 ADC 输入引脚具有采样电容

发表于 2024-5-31 16:17

电流整定不稳定导致的

发表于 2024-6-30 18:44

确保采样保持电路的稳定性和响应速度。选择合适的采样保持时间（Sampling and Hold Time），使其能够在采样时刻捕获并保持信号的准确值，避免电容放电过程中的电压变化影响采样精度。

[通用 MCU] 为什么MCU在ADC采样时IO口有毛刺？