打印
[学习资料]

Verilog HDL 在电子设计的快速发展

[复制链接]
924|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
shaler|  楼主 | 2024-9-14 15:05 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
Verilog HDL已成为标准的硬件描述语言,相比VHDL,具有自己的优点:
C语言类似易学易用,对于具有C编程经验的设计者来说容易掌握。
门设计方面功能较强,在同一个电路模型内进行不同抽象层次的描述
多数流行的具都支持 Verilog HDL应用范围较广,资料好找
制造厂商提供的逻辑仿真的元件库标胶丰富,可与matlab等软件集成开发。
编程工具对比如下:
Vivado Xilinx发布的一个用于设计Xilinx 7系列FPGASoC的软件工具,包括模块化设计流程、综合优化技术并支持混合语言设计,用户可以利用基于IP的设计方法快速集成预先构建的功能模块,提高工作效率。
Quartus Intel发布的综合设计套件,支持StratixArria系列,提供了图形界面和文本编辑模式,包括了综合、分析与仿真工具,,并强调了设计复用及高效转移设计。

设计步骤简介:
确定系统输入输出;确定电路状态,绘制FSM;编制卡诺图;输出计算公式
编制代码;仿真分析。



如单脉冲发生器FSM:


L=s1+s2+s3=A/B+AB+/AB=A +/AB.
代码如三输入或门:
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
ENTITY or3 IS
PORT (a, b, c : IN std_logic;
PORT (d : OUT std_logic);
END or3;
ARCHITECTURE synth OF or3 IS
BEGIN
d <= a OR b OR c;
END synth;
D锁存器:

module d_latch (c,d, q, qn);
input c,d; output q,qn; wire r,s; nand nandl (s, d,c);nand nand2 (r,-d,c);
rs_latch rslatch (s,r,q, qn);
endmodule module rs_latch (s,r,q, qn);
input s,r; output q,qn; nand nandl (q,s,qn);nand nand2 (qn,r,q);
Endmodule
仿真可在quartus中实现,如

随着5G、智能驾驶等技术的兴起,基于verilog学习和开发FPGA迎来了新的发展机遇。























使用特权

评论回复
沙发
呐咯密密| | 2024-9-18 16:14 | 只看该作者
verilog是用来开发FPGA的吗

使用特权

评论回复
板凳
shaler|  楼主 | 2024-9-18 17:20 | 只看该作者
是的,作为HDL语言,十分方便开发FPGA

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

57

主题

1014

帖子

2

粉丝