有以下两种问题： 1. 此高电压透过芯片内部路径抬升 VDD/VDDA 电压，此高电压也会透过 ADC 内部干扰其他 ADC 通道输入信号源，因此导致任一 ADC 通道采样结果都不准确
2. 因芯片内部设计，此高电压在 64 和 48 管脚封装内会干扰 HEXT，导致其无法起振或起振后又停振
综合以上影响，任何外部器件其输出超过 VDD + 0.3V，不可直接与非 5V 容忍管脚连接。此时建议这类器件输出信号源先经一电阻分压网路将输出分压到 VDD 以下，再连接到非 5V 容忍管脚，如此可避免上述问题发生。AT32MCU 的管脚具有片内下拉电阻(RPD)，分压网路可以以信号源串接一外接电阻(RIN)连接至非 5V容忍管脚，再配合软件使能该管脚之片内下拉电阻，而形成最简单的电阻分压网路。
考虑片内下拉电阻值工艺徧差可能，选择 RIN 时应满足以下两个条件： (1) 以 RPD 最大值估算分压后 VPIN 需低于 VDD (2) 以 RPD 最小值估算分压后 VPIN 需高于 VIH 最小值规格
例如：若 VDD = 3.3V，VIN = 3.8V，可选择 RIN = 30 kΩ (1) 3.8×120/(30+120)=3.04V，低于 3.3V (2) 3.8×70/(30+70)=2.66V，高于 0.31×3.3+0.8=1.823V 遵守以上条件可避免非 5V 容忍管脚承受电平超过 VDD + 0.3V 以上电压，并使器件输出之高电平经分压后仍可被管脚认得为输入高电平。
| 
楼主
发表于 2025-3-9 19:35
