Input Hysteresis（输入迟滞）是CMOS数字集成电路（如GPIO、ADC输入等）的一项关键特性，用于描述输入信号在触发输出状态翻转时所需的“滞后电压范围”。其核心作用是抑制输入信号在阈值附近的微小波动（如噪声、抖动），避免输出状态频繁跳变，从而提升电路的抗干扰能力和稳定性。
输入迟滞的本质是高低电平触发阈值的差值。具体包含以下三个关键参数： [td] | | | | | 输入信号从低电平向高电平跳变时，被判定为“高电平”的最小电压（即输出从低变高的临界值）。 | | | 输入信号从高电平向低电平跳变时，被判定为“低电平”的最大电压（即输出从高变低的临界值）。 | | | VTH+−VTH-，表示输入信号需跨越的最小电压范围才能触发输出翻转。 |
CMOS GPIO的输出状态由输入电压与阈值的比较决定。若没有迟滞，当输入电压在VTH-和VTH+之间波动时（如受噪声干扰），输出会频繁在高/低电平间跳变（称为“抖动”）。迟滞通过引入“方向依赖性”解决这一问题： 这种“上升需更高电压，下降需更低电压”的特性，使输入信号需跨越VHyst的宽度才能改变输出状态，从而滤除阈值附近的噪声。 有下面的文章可以参考： https://community.infineon.com/t5/Knowledge-Base-Articles/Understanding-the-Electrical-Parameter-input-hysteresis-AURIX-MCU/ta-p/448029 主要的点就在于，VIH和VIL是定义的一定会是逻辑高和逻辑低的输入电压值，而实际上测出来的电压值是浮动的，电压可能在升到VIH_First时就变高了，可能在降到VIL_First时就变低了，这两个值的差值就是我们的input hysteresis。 附件的例程读取了P9.2的状态，用可调电源给P9.2输入电压，从0到3缓慢增加，再从3到0缓慢减少。当读取到状态为逻辑高时LED1亮，读到逻辑低时LED1灭。 测试下来VIH_First大概在2.0V，VIL_First大概在1.7V，所以Input hysteresis大概为0.3V，多次测试之后，这个迟滞会有浮动，但不会小于下图中的最小值。
| 
