ADC采样结果偶尔抖动一位，软件平均也压不下去

发表于 2025-11-11 12:29

ADC输入引脚的走线是否太长？是否平行走线于高速数字信号线

发表于 2025-11-11 13:16

在均值滤波基础上增加中值滤波或卡尔曼滤波，剔除单点跳变。

发表于 2025-11-11 14:13

若信号源阻抗过高，会导致ADC内部采样电容充放电时间不足，尤其在通道切换时残留电压影响后续采样

发表于 2025-11-11 15:02

使用外部参考电压源，检查该电源的纹波和稳定性。如果使用内部参考，它同样会受到VDDA噪声的影响。

发表于 2025-11-11 15:50

偶尔出现一个幅度很大的干扰脉冲，它会严重拉高/拉低平均值，即使平均后，结果依然不理想。

发表于 2025-11-11 16:38

采样时间设置过短

发表于 2025-11-11 17:18

外部干扰的问题吧建议使用滤波电容

发表于 2025-11-11 17:35

单次采样可能捕获到噪声尖峰，导致一位抖动。

发表于 2025-11-11 18:32

软件平均对 1 位偶发抖动效果差，中值滤波能直接剔除异常值，再配合滑动平均，抑制效果翻倍

发表于 2025-11-11 19:27

若 ADC 多通道采样，避免通道切换时的寄生电容充电噪声，可配置为 “连续采样模式” 而非 “单次采样模式”。

发表于 2025-11-11 20:17

在ADC输入端串联100Ω电阻，并联10nF电容，截止频率约160kHz，抑制高频噪声。

发表于 2025-11-11 20:53

延长采样时间、优化触发源、启用过采样

发表于 2025-11-11 21:49

ADC的参考电压VREF+通常来自于或直接连接VDDA。如果VDDA上有数字噪声，参考电压就会波动，ADC转换结果自然也会抖动。

发表于 2025-11-11 22:28

根据噪声类型选择平均算法（中值/加权/FFT滤波）、校准偏移误差。

发表于 2025-11-12 10:37

DDA和VSSA是否按照数据手册要求，用磁珠或0Ω电阻与数字电源VDD/VSS隔离？

发表于 2025-11-12 11:33

ADC 信号线用屏蔽线，远离电机线、PWM 线等高频线路

发表于 2025-11-12 12:15

模拟地与数字地单点连接，避免地环路干扰。

发表于 2025-11-12 13:00

电源噪声会直接耦合到ADC参考电压或输入信号。

发表于 2025-11-12 13:42

检查触发源的精度

发表于 2025-11-12 14:02

RC 滤波的电容过大会导致信号响应变慢，若采样动态信号，会出现滞后失真，需在 “抗干扰” 和 “响应速度” 间平衡。

[STM32L0] ADC采样结果偶尔抖动一位，软件平均也压不下去