21ic电子技术开发论坛 › 单片机与嵌入式系统 › 沁恒USB蓝牙MCU › 片内扩展 PSRAM 存储器-屏显神器
返回列表 发新帖我要提问本帖赏金: 40.00元(功能说明)

[单片机芯片] 片内扩展 PSRAM 存储器-屏显神器

[复制链接]
416|7
abner_ma 发表于 2026-6-30 23:17 | 显示全部楼层 |阅读模式
PSRAM, 存储器, 屏显, rc, in, 32
本帖最后由 abner_ma 于 2026-6-30 23:23 编辑

   之前的搞的S**32F429+片外RAM扩展驱动4寸RGB显示，无奈芯片和RAM涨价太厉害。沁恒CH32V4系列 是基于青稞 RISC-V 内核设计的工业级互联型微控制器，支持 200MHz 主频零等待运行，支持 V 向量指令集，用于加速计算或并行处理等应用。CH32V4内置 2 组 USB 2.0 高速 PHY 收发器（480Mbps）、以太网 MAC 控制器及 10/100 兆物理层收发器；内置双 ADC 单元、双 DAC 单元、OPA 运放等模拟资源；提供了 2 组共 24 路 DMA 控制器、SDIO、DVP 数字图像接口、RNG、ARGB、LTDC、FSMC、多组定时器、10 组 USART 串口、I2C 接口、I3C 接口、3 组 SPI、2 组 I2S、CAN 接口等丰富外设资源。
      CH32V467 在 CH32V407 的基础上增加了 4M 或 8M 字节的片内扩展 PSRAM 存储器，支持 DMA。没有 PSRAM仅片内 SRAM 只有几百K，大分辨率 RGB 屏（480*800 等）显存放不下，会内存溢出、跑不了高分辨率 GUI；有片内 PSRAM后直接开辟几 MB 显存给 LTDC，配合 DMA 硬件搬运，不占用 CPU；
VV1.png
VV2.png
VV3.png
VV4.png

    做复显示思路：SPI 总线读取外部 SPI Flash 里的图片 / 字库；通过 DMA 把图片数据搬运到片内 PSRAM缓存；LTDC 硬件直接从 PSRAM 读取显存，自动刷新 RGB 屏幕；SPI：负责持久存储资源读取（Flash→PSRAM）PSRAM：负责临时画面缓存（显存容器）LTDC：负责硬件刷屏输出（PSRAM→屏幕）。
   程序设计：
复制

  1. 


  2. 


  3. 

  4. #include "debug.h"
    

  5. #include "string.h"
    

  6. #include "PSRAM.h"
    


  7. 

  8. #define PSRAM_ADDR      0X80000000
    

  9. #define BUFFER_SIZE     1024
    

  10. __attribute__((aligned(1))) uint32_t TxBuffer[BUFFER_SIZE];
    

  11. __attribute__((aligned(1))) uint32_t RxBuffer[BUFFER_SIZE];
    


  12. 

  13. /*********************************************************************
    

  14.  * @fn      PSRAM_INIT
    

  15.  *
    

  16.  * [url=/u/brief]@brief[/url]   Initializes PSRAM
    

  17.  *
    

  18.  * [url=/u/return]@return[/url]  none
    

  19.  */
    

  20. void PSRAM_INIT(void)
    

  21. {
    

  22.     PSRAMInitTypeDef PSRAMInitStruct = {0};
    

  23.     PSRAMTimingInitTypeDef PSRAMTimingStruct= {0};
    

  24.     RCC_HBPeriphClockCmd(RCC_HBPeriph_PSRAM, ENABLE);
    

  25.     
    

  26.     PSRAMDeInit();
    


  27. 

  28.     PSRAMTimingStruct.PSRAM_trc=0x14;
    

  29.     PSRAMTimingStruct.PSRAM_tcph=0xC;
    

  30.     PSRAMTimingStruct.PSRAM_txlpd=0x7;
    

  31.     PSRAMInitStruct.PSRAM_cfifo=PSRAM_CFIFO_BTWWRRD;
    

  32.     PSRAMInitStruct.PSRAM_cap_cfg=PSRAM_CAPCFG_32M;
    

  33.     PSRAMInitStruct.PSRAM_exti_lpmd=PSRAM_EXIT_LPMD;
    

  34.     PSRAMInitStruct.PSRAMTimingStruct=&PSRAMTimingStruct;
    

  35.     PSRAMInit(&PSRAMInitStruct); 
    

  36.     Delay_Ms(1);
    

  37.         //Set the Read Latency and Write Latency
    

  38.     SetWrLatency(MR4_Write_200M,Latency_200M);
    

  39.     SetRdLatency(MR0_Read_200M,Latency_200M,Read_Variable);    
    

  40. }
    


  41. 

  42. /*********************************************************************
    

  43.  * @fn      PSRAM_200MHz_HSE
    

  44.  *
    

  45.  * @brief   Sets PSRAM clock frequency to 200MHz.
    

  46.  *
    

  47.  * @return  none
    

  48.  */
    

  49. static void PSRAM_200MHz_HSE(void)
    

  50. {
    

  51.     __IO uint32_t StartUpCounter = 0, HSEStatus = 0 , FLASH_Temp = 0;
    

  52.     RCC->CTLR |= (uint32_t)0x00000001;
    

  53.     RCC->CFGR0 &= (uint32_t)0x80FF0000;
    

  54.     while ((RCC->CFGR0 & (uint32_t)RCC_SWS) != (uint32_t)0x00)
    

  55.     {
    

  56.     }
    


  57. 

  58.     RCC->CTLR &= (uint32_t)0xFEA6FFFF;
    

  59.     RCC->CTLR &= (uint32_t)0xFFFBFFFF;
    


  60. 

  61.     RCC->CFGR0 &= (uint32_t)0xFFC0FFFF;
    

  62.     RCC->CFGR2 &= (uint32_t)0xFFFFEFFF;
    

  63.     RCC->CFGR2 &= (uint32_t)0x03F11800;
    


  64. 

  65.     RCC->CFGR0 |= (uint32_t)(0x20000000);
    

  66.     RCC->CFGR3 = 0x00000000;
    

  67.     RCC->INTR = 0x008F0000;   
    

  68.     RCC->CTLR |= ((uint32_t)RCC_HSEON);
    


  69. 

  70.     /* Wait till HSE is ready and if Time out is reached exit */
    

  71.     do
    

  72.     {
    

  73.       HSEStatus = RCC->CTLR & RCC_HSERDY;
    

  74.       StartUpCounter++;
    

  75.     } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
    


  76. 

  77.     if ((RCC->CTLR & RCC_HSERDY) != RESET)
    

  78.     {
    

  79.       HSEStatus = (uint32_t)0x01;
    

  80.     }
    

  81.     else
    

  82.     {
    

  83.       HSEStatus = (uint32_t)0x00;
    

  84.     }
    


  85. 

  86.     if (HSEStatus == (uint32_t)0x01)
    

  87.     {
    

  88.       /* HCLK = SYSCLK  */
    

  89.       RCC->CFGR0 |= (uint32_t)RCC_HPRE_DIV1;
    

  90.       /* PCLK2 = HCLK */
    

  91.       RCC->CFGR0 |= (uint32_t)RCC_PPRE2_DIV1;
    

  92.       /* PCLK1 = HCLK */
    

  93.       RCC->CFGR0 |= (uint32_t)RCC_PPRE1_DIV1;
    


  94. 

  95.       /* PLL configuration: HCLK = (HSE * 8) / 1 = 200 MHz */
    

  96.       RCC->CFGR0 |= (uint32_t)(RCC_PLLSRC_HSE | RCC_PLLMULL8);
    


  97. 

  98.       /* Enable PLL */
    

  99.       RCC->CTLR |= RCC_PLLON;
    

  100.       /* Wait till PLL is ready */
    

  101.       while((RCC->CTLR & RCC_PLLRDY) == 0)
    

  102.       {
    

  103.       }
    


  104. 

  105.       RCC->CFGR2 |= (uint32_t)(RCC_SYSPLLSRC_PLL | RCC_SYSPLLDIV1);
    

  106.       /* Wait till PLL clock is used as SYSPLLSRC clock source */
    

  107.       while ((RCC->CFGR2 & (uint32_t)RCC_SYSPLLSRC) != (uint32_t)RCC_SYSPLLSRC_PLL)
    

  108.       {
    

  109.       }     
    


  110. 

  111.       /* Select FLASH clock frequency*/
    

  112.       FLASH->KEYR = ((uint32_t)0x45670123);
    

  113.       FLASH->KEYR = ((uint32_t)0xCDEF89AB);
    

  114.       FLASH->MODEKEYR = ((uint32_t)0x45670123);
    

  115.       FLASH->MODEKEYR = ((uint32_t)0xCDEF89AB);
    


  116. 

  117.       FLASH_Temp = FLASH->CTLR ;
    

  118.       FLASH_Temp &= ~((uint32_t)FLASH_CTLR_SCKMOD);
    

  119.       FLASH_Temp |= FLASH_CTLR_SCKMOD_Div2;
    

  120.       FLASH->CTLR = FLASH_Temp;
    

  121.       FLASH->CTLR |= ((uint32_t)0x00008080);
    


  122. 

  123.       /* Select PLL as system clock source */
    

  124.       RCC->CFGR2 |= (uint32_t)RCC_SYSPLL_GATE;
    

  125.       RCC->CFGR0 |= (uint32_t)RCC_SW_PLL;
    

  126.       /* Wait till PLL is used as system clock source */
    

  127.       while ((RCC->CFGR0 & (uint32_t)RCC_SWS) != (uint32_t)0x08)
    

  128.       {
    

  129.       }
    

  130.     }
    

  131.     else
    

  132.     {
    

  133.       /*
    

  134.        * If HSE fails to start-up, the application will have wrong clock
    

  135.        * configuration. User can add here some code to deal with this error
    

  136.        */
    

  137.     }
    

  138. }
    

  139. /*********************************************************************
    

  140.  * @fn      main
    

  141.  *
    

  142.  * @brief   Main program.
    

  143.  *
    

  144.  * @return  none
    

  145.  */
    

  146. int main(void)
    

  147. {
    

  148.     u32 i=0;
    

  149.     u32 times=0;
    

  150.     SystemCoreClockUpdate();
    

  151.     PSRAM_200MHz_HSE();
    

  152.     SystemCoreClockUpdate();
    

  153.     USART_Printf_Init(115200);        
    

  154.     Delay_Init();
    

  155.     printf("SystemClk:%d\r\n", SystemCoreClock);
    

  156.     printf( "ChipID:%08x\r\n", DBGMCU_GetCHIPID() );
    

  157.     printf("PSRAM TEST\r\n");
    

  158.     PSRAM_INIT();
    

  159.     while(1){
    

  160.     for(int j=0; j<BUFFER_SIZE; j++)
    

  161.     {
    

  162.       TxBuffer[j] = j;
    

  163.       RxBuffer[j]=0;
    

  164.           }
    

  165.     /*     1.  CPU write  CPU read */
    

  166.     printf("CPU write data\r\n");
    

  167.     for(i=0; i<BUFFER_SIZE; i++)
    

  168.     {
    

  169.       *(u32*)(PSRAM_ADDR + 4*i) = TxBuffer[i];
    

  170.           }
    

  171.     printf("CPU Read data\r\n");
    

  172.     for(i=0; i<BUFFER_SIZE; i++)
    

  173.     {
    

  174.       RxBuffer[i]= *(vu32*)(PSRAM_ADDR + 4*i);  
    

  175.     } 
    

  176.     if(memcmp(TxBuffer, RxBuffer, BUFFER_SIZE))
    

  177.     {
    

  178.       printf("  fail\n\r");
    

  179.       for(int k=0;k<BUFFER_SIZE;k++)
    

  180.       {
    

  181.         if(TxBuffer[k]!=RxBuffer[k])
    

  182.         {
    

  183.           printf(" TxBuffer[%d]=%x\n\r",k,TxBuffer[k]);
    

  184.           printf(" RxBuffer[%d]=%x\n\r",k,RxBuffer[k]);
    

  185.         }
    

  186.       }
    

  187.       break;
    

  188.     }
    

  189.     else
    

  190.     {
    

  191.       times++;
    

  192.       printf("sucess times:%d\r\n",times);  
    

  193.     }
    


  194. 

  195.     /*     2. DMA write  DMA read */
    

  196.     for(int j=0; j<BUFFER_SIZE; j++)
    

  197.     {
    

  198.       TxBuffer[j] = j+1;
    

  199.       RxBuffer[j]=0;
    

  200.           }
    

  201.     printf("DMA write data\r\n");
    

  202.     PSRAMDMAWrite(TxBuffer,PSRAM_ADDR,BUFFER_SIZE,PSRAM_MEMORYSIZE_32bit,DMA_BRST_NUM2,DMA_PAUSE_TIM0 );
    

  203.     printf("DMA Read data\r\n");
    

  204.     PSRAMDMARead(RxBuffer,PSRAM_ADDR,BUFFER_SIZE,PSRAM_MEMORYSIZE_32bit,DMA_BRST_NUM2,DMA_PAUSE_TIM0 );
    

  205.     if(memcmp(TxBuffer, RxBuffer, BUFFER_SIZE))
    

  206.     {
    

  207.       printf("  fail\n\r");
    

  208.       for(int k=0;k<BUFFER_SIZE;k++)
    

  209.       {
    

  210.         if(TxBuffer[k]!=RxBuffer[k])
    

  211.         {
    

  212.           printf(" TxBuffer[%d]=%x\n\r",k,TxBuffer[k]);
    

  213.           printf(" RxBuffer[%d]=%x\n\r",k,RxBuffer[k]);
    

  214.         }
    

  215.       }
    

  216.       break;
    

  217.     }
    

  218.     else
    

  219.     {
    

  220.       times++;
    

  221.       printf("sucess times:%d\r\n",times);  
    

  222.     }
    


  223. 

  224.     /*     3.DMA write CPU read */
    

  225.     for(int j=0; j<BUFFER_SIZE; j++)
    

  226.     {
    

  227.       TxBuffer[j] = j+2;
    

  228.       RxBuffer[j]=0;
    

  229.           }
    

  230.     printf("DMA write data\r\n");
    

  231.     PSRAM_DMA_CFIFO(ENABLE);// This function must be available in this read/write mode
    

  232.     PSRAMDMAWrite(TxBuffer,PSRAM_ADDR,BUFFER_SIZE,PSRAM_MEMORYSIZE_32bit,DMA_BRST_NUM2,DMA_PAUSE_TIM0 );
    

  233.     PSRAM_DMA_CFIFO(DISABLE);// This function must be available in this read/write mode
    

  234.     PSRAM_DMA_DIR(DMA_DIR_MEM);// This function must be available in this read/write mode
    

  235.     printf("CPU Read data\r\n");
    

  236.     for(i=0; i<BUFFER_SIZE; i++)
    

  237.     {
    

  238.       RxBuffer[i]= *(vu32*)(PSRAM_ADDR + 4*i);  
    

  239.     } 
    

  240.     if(memcmp(TxBuffer, RxBuffer, BUFFER_SIZE))
    

  241.     {
    

  242.       printf("  fail\n\r");
    

  243.       for(int k=0;k<BUFFER_SIZE;k++)
    

  244.       {
    

  245.         if(TxBuffer[k]!=RxBuffer[k])
    

  246.         {
    

  247.           printf(" TxBuffer[%d]=%x\n\r",k,TxBuffer[k]);
    

  248.           printf(" RxBuffer[%d]=%x\n\r",k,RxBuffer[k]);
    

  249.         }
    

  250.       }
    

  251.       break;
    

  252.     }
    

  253.     else
    

  254.     {
    

  255.       times++;
    

  256.       printf("sucess times:%d\r\n",times);  
    

  257.     }
    


  258. 

  259.     /*     4.CPU write DMA read */
    

  260.     for(int j=0; j<BUFFER_SIZE; j++)
    

  261.     {
    

  262.       TxBuffer[j] = j+3;
    

  263.       RxBuffer[j]=0;
    

  264.           }
    

  265.     printf("CPU write data\r\n");
    

  266.     for(i=0; i<BUFFER_SIZE; i++)
    

  267.     {
    

  268.       *(u32*)(PSRAM_ADDR + 4*i) = TxBuffer[i];
    

  269.           }
    

  270.     printf("DMA Read data\r\n");
    

  271.     PSRAMDMARead(RxBuffer,PSRAM_ADDR,BUFFER_SIZE,PSRAM_MEMORYSIZE_32bit,DMA_BRST_NUM2,DMA_PAUSE_TIM0 );
    

  272.     if(memcmp(TxBuffer, RxBuffer, BUFFER_SIZE))
    

  273.     {
    

  274.       printf("  fail\n\r");
    

  275.       for(int k=0;k<BUFFER_SIZE;k++)
    

  276.       {
    

  277.         if(TxBuffer[k]!=RxBuffer[k])
    

  278.         {
    

  279.           printf(" TxBuffer[%d]=%x\n\r",k,TxBuffer[k]);
    

  280.           printf(" RxBuffer[%d]=%x\n\r",k,RxBuffer[k]);
    

  281.         }
    

  282.       }
    

  283.       break;
    

  284.     }
    

  285.     else
    

  286.     {
    

  287.       times++;
    

  288.       printf("sucess times:%d\r\n",times);  
    

  289.     }
    

  290.         }
    

  291.   while(1);
    

  292. }
复制

  1.
  最近版本的 MounRiver_Studio 都可以支持GUI设计。






回复

收藏 举报

打赏榜单

21ic小管家 打赏了 40.00 元 2026-07-06
理由：赞助论坛原创主题帖活动奖励

相关帖子
袁胜富 发表于 2026-7-1 15:19 | 显示全部楼层
请问在表达什么，点屏了？
回复

收藏 举报

袁胜富 发表于 2026-7-1 15:21 | 显示全部楼层
官方回复目前PSRAM暂不能作为LTDC的显存
回复

收藏 举报

 楼主| abner_ma 发表于 2026-7-3 16:44 | 显示全部楼层
袁胜富 发表于 2026-7-1 15:19
请问在表达什么，点屏了？

在打板子  ，后续公开测试
回复

收藏 举报

 楼主| abner_ma 发表于 2026-7-3 16:52 | 显示全部楼层
袁胜富 发表于 2026-7-1 15:21
官方回复目前PSRAM暂不能作为LTDC的显存

可以的
回复

收藏 举报

深渊之海 发表于 2026-7-29 14:04 | 显示全部楼层
abner_ma 发表于 2026-7-3 16:52
可以的

期待楼主的测试结果，看看到底怎么用的
回复

收藏 举报

EchoInSilence 发表于 2026-7-17 10:51 | 显示全部楼层
期待楼主更新帖子
回复

收藏 举报

她已醉 发表于 2026-9-1 21:23 | 显示全部楼层
想问下PSRAM的带宽实际能跑到多少？200MHz主频下DMA搬运会不会和CPU抢总线影响GUI响应？
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

abner_ma Image
认证：项目经理
简介：资深嵌入式开发工程师

142

主题

244

帖子

3

粉丝
快速回复 在线客服 返回列表 返回顶部
0