21ic电子技术开发论坛 › 单片机与嵌入式系统 › ST MCU › 18nm FD-SOI 工艺如何降低 STM32V8 静态漏电流与运行功 ...
1234
返回列表 发新帖我要提问

[其他ST产品] 18nm FD-SOI 工艺如何降低 STM32V8 静态漏电流与运行功耗？

[复制链接]
322|60
mattlincoln 发表于 2026-8-22 13:14 | 显示全部楼层
FD-SOI的超薄绝缘层完全隔离了晶体管沟道与硅衬底，配合自适应衬底偏置技术，在待机休眠状态下可给晶体管施加反向偏压，大幅抬升阈值电压，直接把亚阈值漏电流降低一个数量级以上，让STM32V8的深度休眠模式静态功耗远低于同主频的传统体硅工艺MCU。
回复

收藏 举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 在线客服 返回列表 返回顶部
0