M480系列ADC差分输入模式下的共模电压范围疑惑

发表于 2026-10-20 13:25

M480 这类内置 12-bit SAR ADC，前端是 CMOS 采样开关 + 比较器，靠近任一轨时导通电阻和失调都会恶化。

发表于 2026-10-20 16:34

SAR ADC 的采样电容在采样窗口内需要充电，源阻抗过高会导致建立误差

发表于 2026-10-20 18:02

运放输出短路到电源 / 地时，直接把 ADC 输入钉死在轨外。

发表于 2026-10-20 18:41

使用低漂移、高精度运放。

发表于 2026-10-20 19:40

INP/INN 差分走线尽量短且等长，减少共模干扰

发表于 2026-10-20 20:51

差分ADC共模电压测试方法有哪些？

发表于 2026-10-20 21:20

为运放供电端添加去耦电容，抑制电源噪声。

发表于 2026-10-20 21:56

差分模式理论可转换的差分电压范围为 -VREF ~ +VREF

发表于 2026-10-21 11:20

钳位电路可能引入少量寄生电容和漏电流，影响高频信号采样精度。建议在信号路径中靠近ADC引脚处添加钳位元件，减少对信号完整性的影响；对于低频电流采样，影响可忽略。

发表于 2026-10-21 12:08

电流采样现场有共模瞬态，运放输出可能瞬时冲到 VDDA+0.5V 或 -0.5V，超过 ESD 二极管承受电流会老化甚至打坏 ADC。

发表于 2026-10-21 12:37

若差分信号可能受到瞬态过压或共模电压超出ADC耐受范围，需添加钳位电路保护ADC输入引脚，防止静电或过压损坏内部电路。

发表于 2026-10-21 13:15

一个简单有效的方案是在 INP/INN 各加一个对地和对 VDD 的二极管钳位，将其限制在 0.3V ~ VDD-0.3V 的“安全工作区”，防止意外进入轨附近区域。

发表于 2026-10-21 13:54

建议增加外部钳位电路，尤其在工业环境中

发表于 2026-10-21 18:45

M480 ADC 输入级等效是一个 CMOS 传输门接采样电容

发表于 2026-10-21 19:20

数据手册写的 "VSS~VDD" 是 survivable range，不是线性保证范围。

发表于 2026-10-21 21:34

高频电流采样时钳位电路如何优化？

发表于 2026-10-21 21:48

差分模式下共模电压应保持在输入范围内且留裕量，过高会压缩有效摆幅并引入非线性，建议用分压或运放调理信号使共模贴近Vref/2。

发表于 2026-10-23 09:38

在工业环境中，即使前端运放设计合理，地电位漂移、传感器共模漂移、供电波动都可能使 VCM 越出 VREF/2 ± 200 mV 窗口。

发表于 2026-10-23 12:11

在ADC差分输入引脚两端并联双向TVS二极管，钳位电压选择略高于VDD和低于VSS，吸收瞬态过压。

发表于 2026-10-23 13:57

为什么“VSS~VDD”是电气规格，不是精度规格

[技术问答] M480系列ADC差分输入模式下的共模电压范围疑惑