发新帖我要提问
12
返回列表
打印

请教spartan3的MIG生成的DDR2 SDRAM控制器的相关问题

[复制链接]
楼主: zy7598865
手机看帖
扫描二维码
随时随地手机跟帖
21
zy7598865|  楼主 | 2012-7-30 23:13 | 只看该作者 |只看大图 回帖奖励 |倒序浏览
生成的ip核是133mhz,测试是用的100mhz输入, 降低过,影响不大,还是有个别byte有错

使用特权

评论回复
22
zy7598865|  楼主 | 2012-7-30 23:56 | 只看该作者
DQ与DQS是不是对应电平、和对应边沿的关系?正确相位应该是啥样,?明天再测试下

未命名.jpg (19.65 KB )

目前的读写数据比对情况,有误码。。

目前的读写数据比对情况,有误码。。

使用特权

评论回复
23
qingniao929| | 2012-7-31 12:24 | 只看该作者
你用的example design 还是user design

使用特权

评论回复
24
zy7598865|  楼主 | 2012-7-31 13:08 | 只看该作者
example design

使用特权

评论回复
25
zy7598865|  楼主 | 2012-7-31 13:14 | 只看该作者
本帖最后由 zy7598865 于 2012-7-31 13:18 编辑

现在想确定到底是时序问题还是PCB走线的问题。。。这个是今天测的部分数据bit和DQS信号的时序

12.jpg (1.13 MB )

黄DQS, 蓝DQ, 读时序

黄DQS, 蓝DQ,  读时序

使用特权

评论回复
26
qingniao929| | 2012-8-1 12:16 | 只看该作者
你示波器出来的这个信号波形太差了,如果不是探头和示波器本身的原因,好好看看PCB的走线吧。板子上DDR2怎么走线的?DDR2芯片放的离FPGA远吗?

example design都有问题,检查PCB吧,电源的纹波测过吗?这个很重要

使用特权

评论回复
27
蓝天白云间| | 2012-8-1 13:05 | 只看该作者

使用特权

评论回复
28
zy7598865|  楼主 | 2012-8-1 13:14 | 只看该作者
26# qingniao929

example design都有问题?这个是啥意思。。。。
电源我再查查,

使用特权

评论回复
29
zy7598865|  楼主 | 2012-8-1 13:16 | 只看该作者
DDR2芯片放的离FPGA的距离这个也是有影响的是吧

使用特权

评论回复
30
zy7598865|  楼主 | 2012-8-1 13:22 | 只看该作者
嗯 很感谢大家 特别是青鸟 我继续查,但是感觉不知道如何定位到最根本的问题。。

使用特权

评论回复
31
qingniao929| | 2012-8-2 21:42 | 只看该作者
我的意思是example design的收发数据设计肯定是没有问题的,example design的约束、timing肯定也是没有问题的,你现在接收发送数据的不一致,那要检查PCB了,还有你的DDR2走线是否完全等长,?芯片放的离FPGA距离远吗?地址、控制线的匹配电阻都接了吗?这些肯定都有影响。

还有看你示波器打出来的数据波形很差,不知道是本身PCB上就是这种波形还是探头或者示波器的原因

使用特权

评论回复
32
zy7598865|  楼主 | 2012-8-3 00:28 | 只看该作者
嗯, 芯片放的离FPGA的距离不是很远, 数据线我测了下都接看匹配电阻,走线应该是等长的,当然不是那种绝对的等长,非常感谢,明天再认真检查下pcb。

使用特权

评论回复
33
gxiaob| | 2012-9-16 20:51 | 只看该作者
21# zy7598865
您好!请问为什么您的测试时钟和mig核的时钟不一样呢?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则