Image
Image

qingniao929

+ 关注

粉丝 1     |     主题 0     |     回帖 49

FPGA竞争好像在演戏
2013-3-13 13:25
  • FPGA论坛
  • 7
  • 1546
  笔者是不是见的都是做marketing的人  
急!!!如何取得DEVICE DNA。
2013-2-25 20:47
  • FPGA论坛
  • 8
  • 4997
  记错了,呵呵。spartan6的可以直接读出来. DNA information is given in the respective Configuration use ...  
  DNA好像在impact里面可以直接读出来  
有没有SDRAM与DMA之间数据传输的例子?
2013-2-25 20:31
  • FPGA论坛
  • 2
  • 1323
  google -> XAPP859  
用MIG生成多了两个信号c5_sys_clk和c5_sys_rst_i是什么用的?
2013-2-23 12:39
  • FPGA论坛
  • 8
  • 3460
  mig生成的use_design和example_design文件夹下  
  sys_clk系统单端时钟输入,sys_rst是系统复位,具体看memc4_infrastructure这个文件就明白了。 电平值看图 ...  
请问FPGA 上电要10几秒才正常工作这正常吗?
2013-2-18 20:25
  • FPGA论坛
  • 13
  • 3734
  其实你根据你的配置电路算一下时间bitstram_length/CCLK就知道正不正常了。不管怎么说10秒肯定是不正常的, ...  
FPGA开发的一个问题
2013-2-18 08:28
  • FPGA论坛
  • 8
  • 1798
  labview是用来做仪器控制的软件吧,一般支持的接口比较多,LZMM已经说了用串口直接和FPGA连,labview应该里 ...  
好玩的JTAG链。大家知道是什么原因吗?
2012-12-4 23:31
  • FPGA论坛
  • 12
  • 1858
  TDI或者TDO接地了,所以找出了很多未知器件  
6层板分层问题
2012-11-28 08:18
  • FPGA论坛
  • 11
  • 3937
  你有多少组电源?  
  layer的分割和排布,我看了很多家,各有各的分法。xilinx的PCB 文档上也有推荐的,你可以参考下。 ...  
SPARTAN6 mcb odt 问题 第三问 ?
2012-11-24 10:29
  • FPGA论坛
  • 5
  • 2585
  the soft calibration module measures the value of an external resistor on the RZQ pin to determine t ...  
  ODT是用来控制DRAM的端接匹配。FPGA这边是靠RZQ接的电阻来保证片上的终端匹配,一般是2倍的线上阻抗,还有Z ...  
关于往配置芯片里写其它数据(有人做过吗)
2012-11-23 10:41
  • FPGA论坛
  • 11
  • 2307
  MCS文件包含有头信息,用来比如校验之类的,是不会写到flash里面。写flash要用.bin或者.hex。你可以产生一 ...  
  第三方的好写,xilinx自己的prom不好写,除了XCF128XL(标准nor flash接口)  
SPARTAN6的DDR2中odt引脚问题
2012-11-21 16:13
  • FPGA论坛
  • 16
  • 5504
  Based off of the Power-Up Initialization Sequence defined by the DDR2 Spec, CKE and ODT should be ma ...  
  不接的话,那你DQ,DQS,DM引脚就要外接匹配终端电阻了  
管脚绑定有问题,能救吗?
2012-11-14 08:13
  • FPGA论坛
  • 4
  • 1864
  你布线报的什么错误,截图上来看看  
  Differential inputs are powered by VCCAUX, 如果你不用DIFF_TERM属性。差分信号看的不是电平范围,而是 ...  
ddr2求助
2012-11-7 08:42
  • FPGA论坛
  • 8
  • 2425
  试一试把XST里面的keep hierarchical改成soft  
2
3
近期访客