打印

SPARTAN6的DDR2中odt引脚问题

[复制链接]
5708|16
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
看SP601中,ODT引脚是通过4.7K电阻下拉的,并且手册中也提到ODT引脚需要下拉,但是公司的硬件设计人员把ODT通过50欧的电阻上
拉的,并且他说这也是正确的,
请问大家ODT引脚需要怎么设置呢 ? 悬空可以不?
还有CKE引脚悬空可以不?

相关帖子

沙发
rx_78gp02a| | 2012-11-10 14:46 | 只看该作者
这两个脚不清楚,不过我看过SP6的手册说上电的时候有几个脚必须是低电平才能让DDR控制器校准,那几个下拉不是凭空加的

使用特权

评论回复
板凳
GoldSunMonkey| | 2012-11-10 21:58 | 只看该作者
这个我也不清楚,我只是按照XILINX推荐的办法做。

使用特权

评论回复
地板
rx_78gp02a| | 2012-11-11 17:53 | 只看该作者
你那做硬件的也太奇葩了吧,手册要求的都不遵守,难道芯片是他设计的,他想怎么接就怎么接?

使用特权

评论回复
5
GoldSunMonkey| | 2012-11-11 20:16 | 只看该作者
你那做硬件的也太奇葩了吧,手册要求的都不遵守,难道芯片是他设计的,他想怎么接就怎么接?
rx_78gp02a 发表于 2012-11-11 17:53
嗯嗯。

使用特权

评论回复
6
shiyinjita|  楼主 | 2012-11-12 13:00 | 只看该作者
4# rx_78gp02a
哎,公司的任务急,所以硬件人员连看也没有看,直接把以前V4+DDR2的V4换成了SP6,所以导致了诸多的问题,但是硬件不能改了,只能通过FPGA来改,

使用特权

评论回复
7
shiyinjita|  楼主 | 2012-11-12 13:00 | 只看该作者
5# GoldSunMonkey
猴哥,DDR2悲剧啊,已经整了一个月了,哎,还在修改软核,没有办法啊

使用特权

评论回复
8
GoldSunMonkey| | 2012-11-12 21:55 | 只看该作者
5# GoldSunMonkey
猴哥,DDR2悲剧啊,已经整了一个月了,哎,还在修改软核,没有办法啊
shiyinjita 发表于 2012-11-12 13:00
是呀,这个核关键不开源,要是开源,我们还能彻底读懂一下。

使用特权

评论回复
9
qingniao929| | 2012-11-13 21:06 | 只看该作者
不接的话,那你DQ,DQS,DM引脚就要外接匹配终端电阻了

使用特权

评论回复
10
GoldSunMonkey| | 2012-11-13 21:22 | 只看该作者
不接的话,那你DQ,DQS,DM引脚就要外接匹配终端电阻了
qingniao929 发表于 2012-11-13 21:06
看来真有懂的兄弟。

使用特权

评论回复
11
shiyinjita|  楼主 | 2012-11-17 09:00 | 只看该作者
9# qingniao929 恩? 怎么讲 ? 在SP601的原理图中ODT没有接上啦电阻,只是接了下拉,你说的外接匹配电阻是不是指ODT的上啦电阻呢 ?

使用特权

评论回复
12
GoldSunMonkey| | 2012-11-17 23:47 | 只看该作者
:)等带回答

使用特权

评论回复
13
nianzhong| | 2012-11-19 22:54 | 只看该作者
ddr2 的ODT是片内的匹配电阻使能,参考micron的datasheet odt上电的时候必须disable
ODT must be turned off prior to entering self refresh mode. During power-up and initialization
of the DDR2 SDRAM, ODT should be disabled until the EMR command is issued.
This will enable the ODT feature, at which point the ODT ball will determine the
RTT(EFF) value. Anytime the EMR enables the ODT function, ODT may not be driven
HIGH until eight clocks after the EMR has been enabled

使用特权

评论回复
14
shiyinjita|  楼主 | 2012-11-20 09:49 | 只看该作者
14# nianzhong
那就是说必须要下拉了啊 ?

使用特权

评论回复
15
qingniao929| | 2012-11-20 21:39 | 只看该作者
Based off of the Power-Up Initialization Sequence defined by the DDR2 Spec, CKE and ODT should be maintained at a LOW state while applying power. To guarantee this occurs while the FPGA is being configured (before it can drive CKE and ODT "Low"), the pull-down to GND is required.

这个DDR2规范所要求的,电阻上拉应该比较好飞线到地吧,一定要按要求来。

DDR2.PNG (55.93 KB )

DDR2.PNG

使用特权

评论回复
16
shiyinjita|  楼主 | 2012-11-21 16:13 | 只看该作者
16# qingniao929
ok,谢谢了啊

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

10

主题

143

帖子

1

粉丝