发新帖我要提问
返回列表
打印

为什么FPGA I/O被拉低

[复制链接]
1621|13
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
fqc119|  楼主 | 2012-12-29 21:01 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, I/O, altera, LTE, 编写
用顶层文件编写程序下载后，，有些I/O被强制拉低，导致输入都不到1V，
把程序修改一下，不用顶层文件，都综合到一起，就没什么问题了，这是什么原因啊？
我的FPGA是ALTERA EP1C6T114I7

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GoldSunMonkey| | 2013-1-3 23:00 | 只看该作者
拉低不应是内部的事情啊。
可怜的A

使用特权

评论回复 赏
板凳
jakfens| | 2013-1-4 09:46 | 只看该作者
我同学用习惯A了 不想改X

使用特权

评论回复 赏
地板
Backkom80| | 2013-1-4 11:19 | 只看该作者
A有啥好的?

使用特权

评论回复 赏
5楼
爱我久久22| | 2013-1-4 11:32 | 只看该作者
不错啊

使用特权

评论回复 赏
6楼
liusensen| | 2013-1-4 12:01 | 只看该作者
A和X分别又是什么啊   

使用特权

评论回复 赏
7楼
zbhbyc| | 2013-1-4 16:33 | 只看该作者
A需要DEVICE选项中将没有使用的IO口，设置为拉低或者拉高。如果不设置的话，后果可能会很严重

使用特权

评论回复 赏
8楼
GoldSunMonkey| | 2013-1-4 22:56 | 只看该作者
jakfens 发表于 2013-1-4 09:46
我同学用习惯A了 不想改X

快换

使用特权

评论回复 赏
9楼
GoldSunMonkey| | 2013-1-4 22:56 | 只看该作者
:lol

使用特权

评论回复 赏
10楼
huangxz| | 2013-1-4 23:03 | 只看该作者
呵呵，学习了。

使用特权

评论回复 赏
11楼
GoldSunMonkey| | 2013-1-4 23:06 | 只看该作者
huangxz 发表于 2013-1-4 23:03
呵呵，学习了。

有空多分享啊

使用特权

评论回复 赏
12楼
huangxz| | 2013-1-4 23:12 | 只看该作者
GoldSunMonkey 发表于 2013-1-4 23:06
有空多分享啊

恩，不过以前我们公司都习惯用A,对X确实比较生疏一点。

使用特权

评论回复 赏
13楼
GoldSunMonkey| | 2013-1-4 23:18 | 只看该作者
huangxz 发表于 2013-1-4 23:12
恩，不过以前我们公司都习惯用A,对X确实比较生疏一点。

北京的么？兄弟？

使用特权

评论回复 赏
14楼
Backkom80| | 2013-1-4 23:47 | 只看该作者
:)

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

fqc119

0

主题

1

帖子

0

粉丝