发新帖我要提问
12
返回列表
打印

spartan6 求助 猴哥

[复制链接]
楼主: snk12
手机看帖
扫描二维码
随时随地手机跟帖
21
kaiseradler 发表于 2013-1-25 09:16
还有个方法,你把这几个管脚改为输入,再在chipscope里面看看,如果是恒高,肯定是要么短路,要么被临近的 ...

这个就能证明我的想法。就是不知道他能不能转呈输入

使用特权

评论回复
22
snk12|  楼主 | 2013-1-26 10:19 | 只看该作者
本帖最后由 snk12 于 2013-1-26 10:26 编辑
GoldSunMonkey 发表于 2013-1-26 00:06
这个就能证明我的想法。就是不知道他能不能转呈输入


我飞了根晶振的线上去,把IO当作输入, Chipscope中能 非常稳定的看到输入信号。  2个脚都试了, 都可以,  所以应该IO没坏吧

使用特权

评论回复
23
snk12|  楼主 | 2013-1-26 10:29 | 只看该作者
本帖最后由 snk12 于 2013-1-26 10:46 编辑
kaiseradler 发表于 2013-1-26 10:26
所有的管脚都飞了吗?要在其他10根线也有信号 才能看出是否干扰


其它10根线有信号的,还是作的输出, 也是在不停跳转的信号。   

cmp_clk, cmpmosi, 我的飞线一拔掉 那2个输入脚就变为高电平了, 一搭上, 就开始正常的采到晶振的跳变

测试代码变成这样子了
module Test(input wire SYSTEM_CLK/*50Mhz*/,
                    output reg[9:0]  VGA0_D,
                    input wire[1:0] ID);     //////ID[0]=MOSI, ID[1]=CMPCLK
always @(posedge SYSTEM_CLK) begin
    VGA0_D<=~VGA0_D;
end

//////////
endmodule


ucf的改变
NET        "ID[0]"                             LOC="AB21" ;
NET        "ID[1]"                            LOC="AA21" ;

使用特权

评论回复
24
1003704680| | 2013-1-27 00:28 | 只看该作者
解决了没?思路很好,学习了

使用特权

评论回复
25
薇儿安蓝| | 2013-2-22 16:03 | 只看该作者
看不懂

使用特权

评论回复
26
xiaogang1206| | 2015-12-12 20:10 | 只看该作者
呵呵,请问CPMCLK与CMPMOSI的问题解决了么?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则