DDR2 控制器初始化失败，calib_done一直为低
2013-11-14 09:33
- FPGA论坛
- 43
- 15200
CONFIG MCB_PERFORMANCE= STANDARD; //EXTENDED
spartan6 求助 猴哥
2015-12-12 20:10
- FPGA论坛
- 25
- 5057
其它10根线有信号的，还是作的输出, 也是在不停跳转的信号。
cmp_clk, cmpmosi, 我的飞线一拔掉 那2 ...
我飞了根晶振的线上去，把IO当作输入， Chipscope中能 非常稳定的看到输入信号。 2个脚都试了， 都可以, ...
真实的代码是这样子的，前面是我大致写的代码，因为在另一台电脑上回的帖
module Test(input wire SYSTEM ...
就发我建的这个简单的工程ucf
NET SYSTEM_CLK LOC="AB13";
#DVI PART 0
NET "VGA0_D[0]" LOC="AB14" ;
NET ...
没虚焊， 5片板了，IO不应该都坏的， 连接图上面也发了，非常简单。 我没头绪， 看来要改板了 ...
上图， 就是这么简单的连接关系，
作了个简单的工程，就是
module Test(input wire iCLK/*50Mhz*/,
...
用spartan6 做了个CPU, 还做了个编译器 ho ho ho
2013-1-30 22:57
- FPGA论坛
- 21
- 4047
上面这些代码编译出来， 大该就1.5k左右， 用verilog写，就要写好多好多逻辑了........ 而且调试烦的不得了 ...
不是sparc呢， 是自己拍脑袋的指令集， 加语法，函数调用，跳转等 像这样的
大家感受下，是不是挺简单的
读 ...
以前只写纯verilog代码， 最近突然想做个cpu, 然后就做了一个，定长指令，
支持直接寻址，间接寻址，内存访 ...
请教，SPARTAN-6使用DDR2时错一个数的问题！！
2013-12-26 20:39
- FPGA论坛
- 59
- 8535
spartan6做的多屏接接板卡，新鲜出炉，show下,大家评价下 :)
2013-7-10 22:37
- FPGA论坛
- 18
- 2705
spartan6 的温度问题
2020-5-8 15:23
- FPGA论坛
- 12
- 3951
2
3
近期访客