DDR2 控制器初始化失败，calib_done一直为低
2013-11-14 09:33
- FPGA论坛
- 43
- 15301
CONFIG MCB_PERFORMANCE= STANDARD; //EXTENDED
spartan6 求助 猴哥
2015-12-12 20:10
- FPGA论坛
- 25
- 5158
其它10根线有信号的，还是作的输出, 也是在不停跳转的信号。
cmp_clk, cmpmosi, 我的飞线一拔掉 那2 ...
我飞了根晶振的线上去，把IO当作输入， Chipscope中能 非常稳定的看到输入信号。 2个脚都试了， 都可以, ...
真实的代码是这样子的，前面是我大致写的代码，因为在另一台电脑上回的帖
module Test(input wire SYSTEM ...
就发我建的这个简单的工程ucf
NET SYSTEM_CLK LOC="AB13";
#DVI PART 0
NET "VGA0_D[0]" LOC="AB14" ;
NET ...
没虚焊， 5片板了，IO不应该都坏的， 连接图上面也发了，非常简单。 我没头绪， 看来要改板了 ...
上图， 就是这么简单的连接关系，
作了个简单的工程，就是
module Test(input wire iCLK/*50Mhz*/,
...
chipscope确实能看到正确的驱动信号， 但是用示波器测量确一直是高电平。 因为总共有5片板，都是这个问题 ...
在正常运行期间， 其它IO都正常的。 所有功能都起来了, ddr,lvds,网络都正常。 显示器也都点亮了。
说细 ...
关于spartan6的上的ddr3问题提示，希望后面的人可以避免
2015-4-28 09:44
- FPGA论坛
- 10
- 5281
vref用电阻分压生成的，加了电容在vref上, ddr3 800mhz
用spartan6 做了个CPU, 还做了个编译器 ho ho ho
2013-1-30 22:57
- FPGA论坛
- 21
- 4047
上面这些代码编译出来， 大该就1.5k左右， 用verilog写，就要写好多好多逻辑了........ 而且调试烦的不得了 ...
不是sparc呢， 是自己拍脑袋的指令集， 加语法，函数调用，跳转等 像这样的
大家感受下，是不是挺简单的
读 ...
请教，SPARTAN-6使用DDR2时错一个数的问题！！
2013-12-26 20:39
- FPGA论坛
- 59
- 8737
改infrastructure_inst中的pll_adv, 不要用mig生成的， 使逻辑时钟跑在62.5M左右, 即CLKOUT2, , 怎么说呢
...
不知道你的pll到底怎么改的 chipscope用逻辑时钟抓信号。 ddr跑400m 逻辑时钟怎么要用250m ,pll_adv把逻辑 ...
spartan6对于ddr好像很苛刻， 也碰到过，等长线都按手册上的来，居然跑出来的数据有有问题，查了很久还是一 ...
因为 你的逻辑跑不到这个频率， 所以会出现这种情况
spartan6做的多屏接接板卡，新鲜出炉，show下,大家评价下 :)
2013-7-10 22:37
- FPGA论坛
- 18
- 2806
两条金属边 接地的呀， 热拔插时先把地给接上了。
对了，这个卡支持热拔插，拔掉插入后所开的信号窗口会 ...
后面再计划用zynq做一片流媒体解码的插入卡, h264, 最好能解出4路。 但这个芯片现在看起来 好贵 xc7z020
...
spartan6 的温度问题
2020-5-8 15:23
- FPGA论坛
- 12
- 3951
ok, tks, 先加个散热片看看
这个xpowerplay里面不知道为什么，显示的逻辑占用量只有63%, bug, 但功耗基本根量出来的差不多?
这么多 ...
2
3
近期访客