21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › ISE使用verilog语言的问题
返回列表 发新帖我要提问

ISE使用verilog语言的问题

[复制链接]
3226|1
 楼主| asak_1 发表于 2007-8-18 22:55 | 显示全部楼层 |阅读模式
verilog, Verilog语言, verilo, se, include
在用ISE时,常常想把参数定义在一个文件中,其它文件直接引用.但是ISE对verilog语言中的include支持的很差(从来没有使用成功过),如果在一个程序中使用了include语句,将会导致整个工程出现莫名其妙的问题.<br />各位大侠有什么解决方法啊?
回复

收藏 举报

相关帖子
dddddcccccyyyyy 发表于 2013-5-8 15:06 | 显示全部楼层
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

asak_1

1

主题

5

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部