21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 我打算学verilog HDL，请问是用什么环境仿真的？ ...
返回列表 发新帖我要提问

我打算学verilog HDL，请问是用什么环境仿真的？

[复制链接]
3037|5
 楼主| adibe 发表于 2007-9-25 16:25 | 显示全部楼层 |阅读模式
HDL, verilog, 仿真, 电脑, 电路
暂时不设计实际的硬件电路，在电脑上仿真用哪种环境？
回复

收藏 举报

相关帖子
climbest 发表于 2007-9-25 20:53 | 显示全部楼层

modelsim

  
回复

收藏 举报

 楼主| adibe 发表于 2007-9-26 16:26 | 显示全部楼层

好的，多谢

  
回复

收藏 举报

mx2000 发表于 2007-10-8 11:43 | 显示全部楼层

max plus

max plus 好像支持吧
回复

收藏 举报

alice84 发表于 2007-10-8 11:53 | 显示全部楼层

maxplus可以.在学校用过

  
回复

收藏 举报

enddy 发表于 2007-10-9 13:20 | 显示全部楼层

modelsim

modelsim感觉比较好点，在PC机上可以用，将来在工作站的UNIX环境下也能用！
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

adibe

111

主题

275

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部