发新帖我要提问
返回列表
打印

请问ISE报错-logical block

[复制链接]
1423|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gzhd79|  楼主 | 2013-11-15 13:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ck, Logical, se, ni, AD
ERROR:NgdBuild:604 - logical block 'AD/K1_BL/RAMB16BWE_S18_S18_inst' with type
ERROR:NgdBuild:604 - logical block 'AD/K1_BH/RAMB16BWE_S18_S18_inst' with type
ERROR:NgdBuild:604 - logical block 'AD/K2_BL/RAMB16BWE_S18_S18_inst' with type
ERROR:NgdBuild:604 - logical block 'AD/K2_BH/RAMB16BWE_S18_S18_inst' with type
ERROR:NgdBuild:604 - logical block 'AD/K1_L/RAMB16BWE_S18_S18_inst' with type
ERROR:NgdBuild:604 - logical block 'AD/K1_H/RAMB16BWE_S18_S18_inst' with type
ERROR:NgdBuild:604 - logical block 'AD/K2_L/RAMB16BWE_S18_S18_inst' with type
ERROR:NgdBuild:604 - logical block 'AD/K2_H/RAMB16BWE_S18_S18_inst' with type


下面是报错的子模块程序：
module BRAM16_16(

        input CLKA,
        input ENA,
        input [1:0]WEA,
        input [9:0]ADDRA,
        input [15:0]DIA,
        output [15:0]DOA,
        input CLKB,
        input ENB,
        input [1:0]WEB,
        input [9:0]ADDRB,
        input [15:0]DIB,
        output [15:0]DOB
       
        );
  wire [1:0]DIPA;
  wire [1:0]DIPB;
  wire [1:0]DOPA;
  wire [1:0]DOPB;
  wire SSRA;
  wire SSRB;


  assign DIPA = 2'h0;
  assign DIPB = 2'h0;
  assign SSRA = 1'b0;
  assign SSRB = 1'b0;

   RAMB16BWE_S18_S18 #(
      .INIT_A(18'h00000),  /* Value of output RAM registers on Port A at startup*/
      .INIT_B(18'h00000),  /* Value of output RAM registers on Port B at startup*/
      .SIM_COLLISION_CHECK("ALL"),  /* Collision check enable "ALL", "WARNING_ONLY",
                                      "GENERATE_X_ONLY" or "NONE" */
      .SRVAL_A(18'h00000), /* Port A output value upon SSR assertion*/
      .SRVAL_B(18'h00000), /* Port B output value upon SSR assertion*/
      .WRITE_MODE_A("WRITE_FIRST"), /* WRITE_FIRST, READ_FIRST or NO_CHANGE*/
      .WRITE_MODE_B("WRITE_FIRST"), /* WRITE_FIRST, READ_FIRST or NO_CHANGE*/
      /*.SIM_COLLISION_CHECK("ALL"), */ /* "NONE", "WARNING_ONLY", "GENERATE_X_ONLY", "ALL" */

      /* The following INIT_xx declarations specify the initial contents of the RAM*/
      /* Address 0 to 255*/


      .INIT_00(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_01(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_02(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_03(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_04(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_05(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_06(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_07(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_08(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_09(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_0A(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_0B(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_0C(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_0D(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_0E(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_0F(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),


          /* Address 256 to 511*/
      .INIT_10(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_11(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_12(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_13(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_14(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_15(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_16(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_17(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_18(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_19(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_1A(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_1B(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_1C(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_1D(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_1E(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_1F(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      /* Address 512 to 767*/
      .INIT_20(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_21(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_22(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_23(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_24(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_25(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_26(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_27(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_28(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_29(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_2A(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_2B(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_2C(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_2D(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_2E(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_2F(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      /* Address 768 to 1023*/
      .INIT_30(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_31(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_32(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_33(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_34(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_35(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_36(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_37(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_38(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_39(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_3A(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_3B(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_3C(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_3D(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_3E(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),
      .INIT_3F(256'h0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000_0000),

      /* The next set of INITP_xx are for the parity bits*/
      /* Address 0 to 255*/
      .INITP_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
      .INITP_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
      /* Address 256 to 511*/
      .INITP_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
      .INITP_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
      /* Address 512 to 767*/
      .INITP_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
      .INITP_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
      /* Address 768 to 1023*/
      .INITP_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
      .INITP_07(256'h0000000000000000000000000000000000000000000000000000000000000000)
   ) RAMB16BWE_S18_S18_inst (
      .DOA(DOA),      /* Port A 16-bit Data Output*/
      .DOB(DOB),      /* Port B 16-bit Data Output*/
      .DOPA(DOPA),    /* Port A 2-bit Data Parity Output*/
      .DOPB(DOPB),    /* Port B 2-bit Data Parity Output*/
      .ADDRA(ADDRA),  /* Port A 10-bit Address Input*/
      .ADDRB(ADDRB),  /* Port B 10-bit Address Input*/
      .CLKA(CLKA),    /* Port A 1-bit Clock*/
      .CLKB(CLKB),    /* Port B 1-bit Clock*/
      .DIA(DIA),      /* Port A 16-bit Data Input*/
      .DIB(DIB),      /* Port B 16-bit Data Input*/
      .DIPA(DIPA),    /* Port A 2-bit parity Input*/
      .DIPB(DIPB),    /* Port-B 2-bit parity Input*/
      .ENA(ENA),      /* Port A 1-bit RAM Enable Input*/
      .ENB(ENB),      /* Port B 1-bit RAM Enable Input*/
      .SSRA(SSRA),    /* Port A 1-bit Synchronous Set/Reset Input*/
      .SSRB(SSRB),    /* Port B 1-bit Synchronous Set/Reset Input*/
      .WEA(WEA),      /* Port A 2-bit Write Enable Input*/
      .WEB(WEB)       /* Port B 2-bit Write Enable Input*/
   );

   /* End of RAMB16BWE_S18_S18_inst instantiation*/

endmodule
       

使用特权

评论回复 赏

相关下载

相关帖子
沙发
haitaox| | 2013-11-16 13:19 | 只看该作者
你给的错误信息不全啊，with type后面还有语句吧
感觉像是没有添加相应的文件，ise不能识别module

使用特权

评论回复 赏
板凳
xiamingmin163| | 2013-11-17 22:04 | 只看该作者
你多看看你例化时候的设置是否有问题。。。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gzhd79

7

主题

17

帖子

0

粉丝